nitro-soc字实现：适用于先进工艺的下一代布局和布线系统

《nitro-soc字实现：适用于先进工艺的下一代布局和布线系统》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、NITRO-SOC数字实现：适用于先进工艺的下一代布局和布线系统SUDHAKARJILLA、ARVINDNARAYANAN和ASHISHKHURANAMENTORGRAPHICSREPAPETIHICDIGITALDESIGNW概述Nitro-SoC是一个全面的新一代网表到GDSII实施平台，旨在用于复杂的先进工艺设计，支持实现最佳QoR和最快的周转时间。由于设计复杂度不断提高，设计规模越来越大，功耗／性能目标高远，因此在先进工艺中实施大型设计变得比以往任何时候都更困难。Nitro-SoC系统解决了前沿工

2、艺节点遇到的上市时间、性能、功耗、容量、面积和变化的挑战。Nitro-SoC是全新构建的系统，完全重写了所有核心引擎，布局和布线全流程实现了并行化，可提供最佳运行时间和QoR。Nitro-SoC的架构可处理先进工艺技术的复杂多重曝光和FinFET要求，提供行业最高的容量，其数据库则非常紧凑且可扩展。设计实施挑战先进工艺节点的采用，使得IC设计团队能在先进的SoC中实现更多功能和更高性能。与此同时，每次向新技术节点转型时，设计团队还将面临着各种新的设计挑战，这些挑战会严重影响设计性能、功耗和上市时间。图1显

3、示了当今SoC设计中的各类挑战。图1：先进工艺设计挑战。多重曝光和FINFET挑战特征尺寸不断缩小，但光刻工艺仍使用193nm波长光，因而失真增加，导致适印性和可制造性降低。这就需要在制造过程中使用多重曝光，但如此一来又会给设计实施过程带来诸多不利的版图布局限制。可实现更低功耗和更高性能的FinFET晶体管的引入，使复杂性进一步提高，并且给布局和布线流程带来更多限制。多重曝光和FinFET对布局和布线流程中的所有关键引擎都有重大影响。DRC规则和多重曝光规则的复杂性和数量显著提高，并对布线器构成重大挑战。

4、电压阈值感知间距、注入层规则等设计规则和FinFET工艺要求愈加严苛，进而将限制布局、底层规划和优化引擎，并将直接影响设计利用率和面积。多重曝光收敛和时序收敛是相互依存的，可能会延长设计收敛时间。整个流程中的实施工具都需要全新的技术来助力先进工艺实施，因为它又给物理实现增加了一个维度。图2显示了日益扩大的工艺与设计差距。图2：光刻所用光的波长与特征分辨率要求之间的差距，是设计必须遵守的设计和制造规则不断增多且日趋复杂的原因。追求高性能实现高性能仍是最困难的目标之一，某些设计以达到3-4GHz频率为目标。甚

5、至是非常普通的SoC也以先进工艺上的GHz频率为目标。CPU核心实施需要新技术来支持完整的网表到GDS流程，进而推动性能的增强。面积和功耗方面相互矛盾的约束，让实现更高性能变得更加困难。最大程度地提高设计利用率由于设计规则固有的复杂性，设计利用率／面积已成为先进工艺的另一大挑战。随着芯片集成的功能增多，平均门密度也在不断提高，如图3所示。非金属基础层约束和多重曝光规则与限制的引入，让实现高利用率成为设计人员的一大障碍。图3：不同应用市场的门密度均在不断提高。很多设计还积极采用邻接或无通道底层规划流程，以便

6、最大限度地提高晶体管密度。邻接式设计的层次化底层规划方法有其自己的一系列挑战。只有新技术能让设计人员从其设计中获取最大利用率和最佳面积，进而抵消迁移到先进工艺的成本。探寻最低功耗市场力量推动企业组织迈向低功耗器件开发。漏泄功耗和动态功耗均为设计收敛的重要指标。传统上，节省功耗主要依赖于架构级变化或时钟门控方案。不过现在，设计人员正在探寻更智能的解决方案，以便更有利于节省功耗。与对应的平面技术相比，FinFET能够大幅节省功耗。导电晶体管“翅片”的两侧均有多个门，所以它能更好地控制门的开／关特性。而其代价是

7、大约高出三倍的输入管脚电容，图4：FinFET带来动态功耗挑战。但由于漏泄功耗要低得多，所以可使用低电源电压，以进一步降低动态功耗。如图4所示，FinFET动态功耗远高于较高栅极电容引起的漏泄功耗，所以数字电路设计行业又开始关注动态功耗的最小化。设计周期时间此外，上市时间在逐年压缩，设计团队必须在尽可能短的时间内处理好这些相互冲突的设计指标。包含半导体最多的产品（消费类电子产品、手机、计算机等），其上市时间和使用寿命相比于其他主要行业也是最短的，如图5所示。这就直接导致半导体设计团队的开发周期时间缩短，因

8、此工具运行时间和设计生产率非常重要。在这种环境下，就需要不断扩大模块规模，以便在更短时间内完成更多事情，并尽量减少与顶层集成相关的问题。图5：不同应用领域的上市时间和生命周期。NITRO-SOC解决方案Nitro-SoC™网表到GDSII系统可全面解决前沿工艺节点遇到的上市时间、性能、容量、功耗、面积和变化的挑战。这一先进的物理设计实施工具拥有一流的物理实现引擎，包括设计规划、布局、物理综合、时钟树综合、布线、功耗优化和可制造