南昌大学《机械控制工程》实验指导2014修订版

《南昌大学《机械控制工程》实验指导2014修订版》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《机械工程控制实验》——南昌大学机械工程控制实验指导书南昌大学机电工程学院2014年10月目录1．概述........................................................22．实验一典型环节的电路模拟与软件仿真研究.....................63．实验二典型系统动态性能和稳定性分析........................134．实验三典型环节（或系统）的频率特性测量....................175.实验操作指导......................

2、.........................226.典型环节仿真实验硬件模块配置及信号设置表...................2328《机械工程控制实验》——南昌大学7.阶跃信号及响应曲线图.......................................25概述一．实验系统构成实验系统由上位PC微机（含实验系统上位机软件）、ACT-I实验箱、并行通讯线等组成。ACT-I实验箱内装有以ADmC812芯片（含数据处理系统软件）为核心构成的数据处理卡，通过并口与PC微机连接。1．实验箱ACT-I简介ACT-I控制理

3、论实验箱（见图1）主要由电源部分U1单元、信号源部分U2单元、与PC机通讯及数据处理U3单元、元器件单元U4、非线性单元U5～U7以及模拟电路单元U8～U16等共16个单元组成。图1ACT-I控制理论实验箱前面板(1)电源单元U1包括电源开关、保险丝、＋5V、－5V、＋15V、－15V、0V以及1.3V～15V可调电压的输出，它们提供了实验箱所需的所有工作电源。28《机械工程控制实验》——南昌大学(1)信号源单元U2可以产生频率与幅值可调的周期方波信号、周期斜坡信号、周期抛物线信号以及正弦信号，并提供与周期阶跃、斜坡、抛物线信号相配

4、合的周期锁零信号。该单元面板上配置的拨键S1和S2用于周期阶跃、斜坡、抛物线信号的频率段选择，可有以下4种状态：①S1和S2均下拨——输出信号周期的调节范围为2～60ms；②S1上拨、S2下拨——输出信号周期的调节范围为0.2～6s；③S1下拨、S2上拨——输出信号周期的调节范围为20～600ms；④S1和S2均上拨——输出信号周期的调节范围为0.16～7s；另有电位器RP1用于以上频率微调。电位器RP2、RP3和RP4依次分别用于周期阶跃、斜坡与抛物线信号的幅值调节。在上述S1和S2的4种状态下，阶跃信号的幅值调节范围均为0～14

5、V；除第三种状态外，其余3种状态的斜坡信号和抛物线信号的幅值调节范围均为0～15V；在第三种状态时，斜坡信号的幅值调节范围为0～10V，抛物线信号的幅值调节范围为0～2.5V。信号单元面板上的拨键S3用于正弦信号的频率段的选择：当S3上拨时输出频率范围为140Hz～14KHz；当S3下拨时输出频率范围为2～160Hz。电位器RP5和RP6分别用于正弦信号的频率微调和幅值调节，其幅值调节范围为0-14V。(2)数据处理单元U3内含以ADmC812为核心组成的数据处理卡（含软件），通过并行口与上位PC进行通讯。内部包含6路A/D采集输入

6、通道和两路D/A输出通道。与上位机一起使用时，可同时使用其中两个输入和两个输出通道。结合上位机软件，用以实现虚拟示波器、测试信号发生器以及数字控制器功能。(3)元器件单元U4单元提供了实验所需的电容、电阻与电位器，另提供插接电路供放置自己选定大小的元器件。(4)非线性环节单元U5、U6和U7U5，U6，U7分别用于构成不同的典型非线性环节。单元U5可通过拨键S4选择具有死区特性或间隙特性的非线性环节模拟电路。单元U6为具有继电特性的非线性环节模拟电路。单元U7为具有饱和特性的非线性环节模拟电路。(5)模拟电路单元U8～U1628《机

7、械工程控制实验》——南昌大学U8～U16为由运算放大器与电阻，电容等器件组成的模拟电路单元。其中U8为倒相电路，实验时通常用作反号器。U9～U16的每个单元内，都有用场效应管组成的锁零电路和运放调零电位器。2．系统上位机软件的功能与使用方法，详见《ACT-I自动控制理论实验上位机程序使用说明书》。二．实验内容1．典型环节的电路模拟与软件仿真研究；2．典型系统动态性能和稳定性分析；3．典型环节（或系统）的频率特性测量；要完成上列全部实验，必须配备上位计算机。三．实验注意事项1．实验前U9～U16单元内的运放需要调零。2．运算放大器边上

8、的锁零点G接线要正确。不需要锁零时（运放构成环节中不含电容或输入信号为正弦波时），必须把G与-15V相连；在需要锁零时，必须与其输入信号同步的锁零信号相连。如在采用PC产生的经D/A通道输出的信号O1作为该环节或系统的输入时，运放的锁