《组合逻辑集成电路》PPT课件

《组合逻辑集成电路》PPT课件

ID:39046671

大小:410.51 KB

页数:58页

时间:2019-06-24

《组合逻辑集成电路》PPT课件_第1页
《组合逻辑集成电路》PPT课件_第2页
《组合逻辑集成电路》PPT课件_第3页
《组合逻辑集成电路》PPT课件_第4页
《组合逻辑集成电路》PPT课件_第5页
资源描述:

《《组合逻辑集成电路》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章组合逻辑集成电路3.1二进制加法器 3.2编码器3.3译码器与数码显示器 3.4数据选择器 3.5数值比较器3.1二进制加法器3.1.1一位二进制加法器1.半加器半加器是指不考虑来自低位的进位,只将两个一位二进制数相加的电路。 根据二进制数加法运算规则,可列出半加器的真值表如表3.1所示。其中Ai,Bi为两个加数,Si是和数,Ci是向高位的进位数。由表3.1可得和Si及向高们进位Ci的函数式为:2.全加器全加器是指除将两个一位二进制数相加外,还要与低位向本位的进位数相加的电路。3.1.2多位二进制加法器前面所讲的半加器及全加器均是一位数的加法器,若将多位二进制数相加,则采用多

2、位数的加法器。1.串行进位加法器将低位全加器的进位输出接到高位全加器的进位输入端Ci,即可组成多位加法器。如图3.3所示为由四个全加器构成的4位二进制加法器电路。2.超前进位加法器为了克服串行进位加法器运算速度比较慢的缺点,设计出了一种速度更加快的加法器――超前进位加法器。 它的设计思想是设法将低位进位输入信号Ci经判断直接送到输出端,以缩短中间传输路径,提高工作速度。例时,可将Ci直接送输出端 也可直接送输出。即图3.4CT74LS283(a)逻辑符号(b)外引线图3.2编码器为了区分一系列不同的事物,将其中的每一个事物用一个二值代码表示,就是编码。能实现编码的电路叫编码器。在数

3、字系统中,信号都是以高、低电平的形式给出的,因此,编码器作用就是把输入的每一个高、低电平信号编成一个对应的二进制代码。 常用的编码器有二进制编码器、二-十进制编码器及优先编码器等。3.2.1二进制编码器二进制编码器是一种可用n位二进制数来表示个输入信号的编码电路。 8线-3线编码器是以三位二进制数来表示8个输入信号,表示输出信号,表示输入信号,输入信号为高电平有效,则其真值表如表3.2所示。图3.5二进制8线—3线编码器3.2.2优先编码器为了解决普通的二进制编码器每次只允许输入一个有效电平的这一问题,设计出了优先编码器。优先编码器每次允许输入多个有效信号,但编码器预先对所输入的信

4、号优先权进行了规定,在多个输入信号同时输入的情况下,只对优先权最高的输入信号进行编码,下面以CT74LS148、8线-3线优先编码器为例说明。其逻辑符号及外引线图如图3.6所示。表3.3是其功能表。端为选通输入端,当=0时,编码器可正常工作,当=1时,编码器的输出端均被封锁在高电平。Ys端为选通输出端,其表达式为为扩展端,表达式为例3.1试用两片CT74Ls1488线-3线优先编码器扩展成16线-4线优先编码器。 解:由于每片CT74LS148有8个信号输入端,两片正好16个输入端,故待编码的信号输入端无需扩展;而每片代码输出只有3位,所以需要扩展一位代码输出端,连接图如图3.7所

5、示。3.2.3二一十进制优先编码器它是一种能将10个输入信号编成10个BCD码的编码器,输入信号中的优先权最低,优先权最高,有时也将这种编码器叫10线-4线优先编码器。CT74LS147为一二-十进制优先编码器的典型中规模集成电路,其逻辑符号及功能表如图3.8及表3.4所示。编码器输出逻辑函数式为图3.8 二—十进制优先编码器74LS147(a)逻辑符号(b)外引线图表3.474LS147的功能表3.3译码器与数码显示器译码是编码的反操作,它将输入的二进制代码译成对应的输出高、低电平,能完成这种功能的电路称为译码器。常用的译码电路有二进制译码器、二-十进制译码器及显示译码器三类。3

6、.3.1二进制译码器二进制译码器可将输入的二进制代码翻译成高、低电平输出。CT74LS138是由TTL与非门组成的3线-8线译码器,其逻辑图如图3.9所示。图3.10所示为逻辑符号和外引线图。图3.9 CT74LS138译码器的逻辑图图3.1074LS138的逻辑符号和外引线图(a)逻辑符号   (b)外引线图表3.574LS138的功能表此3线-8线译码器除有3个代码输入端、8个高、低电平输出端外,另有三个控制输入端,这三个输入端又称片选端,作为扩展或级联时使用,由CT74LS138的功能表3.5可知,当STA=0时,译码器不工作,输出被封锁为高电平1,当STA=1、时,译码器才

7、能正常工作,此时由图3.9可得出输出函数式为利用片选端,可将译码器作为一个完成的数据分配器来使用。只要令,将A2、A1、A0作为“地址”输入端,端作为数据输入端,那么从送来的数只能通过A2A1A0所指定的一根输出线送出去。例如当A2A1A0=100时,除G4门的输出为外,其余7个门的输出均为1,因此从输入的数据以反码形式从端输出。所以数据分配器可根据需要将总线上的数据依次分配到各条支线上,从而实现数据的有序传送。片选端还可实现译码范围扩展,下面举例加以说明。例3.2试

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。