nRF2401无线收发系统设计-毕业设计

nRF2401无线收发系统设计-毕业设计

ID:3954378

大小:509.43 KB

页数:26页

时间:2017-11-25

nRF2401无线收发系统设计-毕业设计_第1页
nRF2401无线收发系统设计-毕业设计_第2页
nRF2401无线收发系统设计-毕业设计_第3页
nRF2401无线收发系统设计-毕业设计_第4页
nRF2401无线收发系统设计-毕业设计_第5页
资源描述:

《nRF2401无线收发系统设计-毕业设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、nRF2401无线收发系统设计一实验目的培养基本实验能力和工程实践能力,通过实验锻炼基本实验技能,使同学们掌握单片机的基本工作原理和单片机系统应用设计的技能,掌握单片机的简单编程方法以及调试方法,并能应用于电子系统设计中,提高同学们对综合电子系统的设计能力,加深对无线通信系统理论知识的理解,增强工程实践能力,培养创新意识,提高分析问题和解决问题的能力。二实验基本要求(1)正确使用电子仪器;(2)根据项目设计要求能够进行单片机系统硬件电路设计和软件编程;(3)学会查阅接口电路手册和相关技术资料;(4)具有初步的单片机电路硬件和软件分析、寻找和排除常见故障的能力;(5

2、)正确地记录实验数据和写实验报告。三实验器材万能板、单片机、nRF2401无线收发模块、液晶屏、晶振、按键、发光二级管、开关、电容、电阻、5V电源适配器、导线、万用表、电烙铁、焊锡。四GFSK调制解调原理4.1调制频移键控方式,幅度恒定不变的载波信号频率随着调制信号的信息状态而切换,通常采用的是二进制频移键控,即载波信号频率随着数据信息码的“0”、“1”变化进行切换。根据频率变化影响发射波形的方式,FSK信号在相邻的比特之间,呈现连续的相位或不连续的相位。一种常见的二进制FSK信号产生方法是根据数据比特码是“0”还是“1”,在两个振荡频率分别为和的振荡器间切换,这

3、种FSK信号的表达式为:(二进制1)(二进制0)和分别代表载波信号频率和恒定频率偏移,而和分别表示单比特能量和比特周期。这种方法产生的波形在比特码“0”,“1”切换时刻是不连续的,这种不连续的相位会造成诸如频谱扩展和传输差错等问题,信号的功率谱密度函数按照频率偏移的负二次幂衰落,在无线系统中一般不采用这种FSK信号,而是使用信号波形对单一载波振荡器进行调制,这样FSK信号可以表示如下:上式中,是频率调制系数,定义为,为比特率,尽管调制波形在“0”和“1”比特间转换时不连续,但是相位函数是与的积分成比例,所以是连续的,大部分信号能量集中在以载波频率为中心的主瓣范围,

4、功率谱密度函数按照频率偏移的负四次幂衰减。为了进一步减小信号的频谱旁瓣,可以在前加入一级高斯滤波器,高斯滤波器的传递函数为:,其中:通过高斯滤波,平缓了输入信号的相位变化,大大压缩了信号频谱的旁瓣。图1典型的GFSK调制输入信号是随机二进制信号形成的双极性方波,方波经高斯滤波器后是:式中﹡号表示线性卷积运算,矩形脉冲定义为:通过数学推导,得到的表达式可表示为:式中Q定义为:连续相位通过频率调制产生为:式中h是调制指数;是对离散时间采样。4.2解调尽管高斯滤波器减小了发送GFSK信号对带宽的需求,但是以接收端得到符号间干扰为代价的。GFSK是频率调制信号,所以采用鉴

5、相和鉴频的方法来解调。令:是引入码间干扰的,基带同相和正交成分分别表示为:基带信号的相位可以通过:计算。在输出端可以通过:获得数字信号。图2典型的GFSK解调五主要器件介绍5.151单片机引脚功能:MCS-51是标准的40引脚双列直插式集成电路芯片,引脚分布请参照——单片机引脚图:P0.0~P0.7P0口8位双向口线(在引脚的39~32号端子)。P1.0~P1.7P1口8位双向口线(在引脚的1~8号端子)。P2.0~P2.7P2口8位双向口线(在引脚的21~28号端子)。P3.0~P3.7P3口8位双向口线(在引脚的10~17号端子)。P0口有三个功能:1、外部扩

6、展存储器时,当作数据总线(如图1中的D0~D7为数据总线接口)2、外部扩展存储器时,当作地址总线(如图1中的A0~A7为地址总线接口)3、不扩展时,可做一般的I/O使用,但内部无上拉电阻,作为输入或输出时应在外部接上拉电阻。P1口只做I/O口使用,其内部有上拉电阻。P2口有两个功能:1、扩展外部存储器时,当作地址总线使用2、做一般I/O口使用,其内部有上拉电阻;P3口有两个功能:除了作为I/O使用外(其内部有上拉电阻),还有一些特殊功能,由特殊寄存器来设置。有内部EPROM的单片机芯片(例如8751),为写入程序需提供专门的编程脉冲和编程电源,这些信号也是由信号引

7、脚的形式提供的。即:编程脉冲:30脚(ALE/PROG)编程电压(25V):31脚(EA/Vpp)ALE/PROG地址锁存控制信号:在系统扩展时,ALE用于控制把P0口的输出低8位地址送锁存器锁存起来,以实现低位地址和数据的隔离。当CPU对外部进行存取时,用以锁住地址的低位地址,即P0口输出。ALE有可能是高电平也有可能是低电平,当ALE是高电平时,允许地址锁存信号,当访问外部存储器时,ALE信号负跳变(即由正变负)将P0口上低8位地址信号送入锁存器。当ALE是低电平时,P0口上的内容和锁存器输出一致。关于锁存器的内容,我们稍后也会介绍。在8051单片机内部有一个

8、4KB或8

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。