Cyclone II代芯片分析

《Cyclone II代芯片分析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、EDA作业CycloneII代芯片分析班级：1211自动化学号：2012118064姓名：英雄有泪-10-/10EDA作业Cyclone系列芯片是Altera公司推出的新一代低成本、中等规模的FPGA，其价格仅为Altera现有主流器件的30%~50%。它通过去掉DSP块，MegaRAM，降低LVDS接口速率等指标后，可适应大多数设计的要求，同时分担用户所面临的成本压力。该芯片采用0.13μm，全铜SRAM工艺，1.5v内核，同时还拥有2910个逻辑单元到20060个逻辑单元以及59904位RAM到294912位RAM，这使得它可用于实现多种复杂的功能。此外，该芯片还提供了用于

2、时钟管理的锁相环和用于连接工业标准外部存储器的专用I/O接口；而且，多种IP核及Altera发布的Nios嵌入式微处理器软核均能在其上实现。最后，我们具体实现了一个基于CycloneFPGA的电子时钟的设计。可编程器件方面，我们选用的是240管脚PQFP封装的EP1C12器件；配置时则是采用主动串行配置方案下的EPCS1器件。在此，论文主要讲解了板卡的组成、内部设计及仿真，其中内部实现包括：原理图、PCB图的绘制和VHDL程序的编写。Cyclone系列芯片的结构分析Cyclone现场可编程逻辑阵列芯片系列是一款低价格中等密度的FPGA，采用0.13μm的全铜SRAM工艺，容量从

3、2910个逻辑单元到20060个逻辑单元(LEs：LogicElements)，1.5v内核。Cyclone的性价比较高，它提供用于时钟控制的锁相环（PLLs：Phase-LockedLoops），同时它还有一个专用的双倍数据传输率（DDR）接口用于满足DDRSDARM和FCRAM（fastcycleRAM）存储器的需要，Cylone器件支持多种I/O标准接口，包括数据传输率可达311Mbps的LVDS(LowVoltageDifferentialSignaling，低电压差分信号)和66MHz/32bits的PCI接口，同时还支持ASSP（Application-specif

4、icStandardProducts）和ASIC（Application-specificIntegratedCircuit）器件。Altera也提供了一种新式的低价格的串行配置器件用于配置Cyclone芯片。Cyclone的LE每个LE的可编程寄存器能够配置成D、T、JK或RS触发器，每个寄存器有数据、真正的异步装入数据、时钟、时钟使能、清零和异步装入/重置输入。全局信号、通用的I/O管脚或任意的内部逻辑都能驱动寄存器的时钟和清零控制信号；通用的I/O管脚或者内部逻辑能够驱动时钟使能、重置、异步加载和异步数-10-/10EDA作业据。异步加载数据输入来自于LE的data3输入

5、。当用于组合功能时，LUT输出绕过寄存器直接通到LE的输出。每个LE有三个输出用于驱动局部和行/列布线资源，而LUT或者寄存器输出能够独立地驱动这三个输出。其中，两个LE输出用于驱动行/列和直接链路布线，另一个用于驱动局部的互连资源，这使得LUT在驱动一个输出的同时寄存器能够驱动另一个输出。这个特性称为寄存器打包（registerpacking），它使得器件能将寄存器和LUT用于两个独立的功能，从而提高了器件的利用率。另一个特殊的封装模式允许寄存器输出反馈回同一个LE的LUT，从而使得寄存器能够用它自己的扇出LUT来进行封装，这为器件适配的改进提供了另一种机制。.LE的操作模式

6、Cyclone的LE能够工作于下面的两种模式中：正常模式和动态算术模式，这两种模式对LE资源的使用情况存在差异。每种模式LE均含有八个输入——四个来自LAB局部互连的数据输入，来自前一个LE的carry-in0和carry-in1，来自前一个LAB进位链的LABcarry-in，以及寄存器链路。这些输入被连到不同的目的地以实现所要求的逻辑函数。LAB范围内的信号为寄存器提供时钟，异步清零，异步重置/加载，同步清零，同步加载和时钟使能控制。这些LAB范围内的信号在所有LE模式中均存在，而addnsub控制信号仅在算术模式中可用。正常模式适合于一般的逻辑应用和组合函数；动态算术模式

7、用于实现加法器，计数器，累加器和比较器时非常理想。进位选择链在动态算术模式下，进位选择链为LEs间提供了一种非常快速的进位选择函数，它使用冗余进位计算来提高进位函数的速度。LE被用于并行计算carry-in的输出。来自低次位的carry-in0和carry-in1信号通过并行进位链前馈到高次位，并供给LUT和进位链的下一部分。进位选择链可从LABs中的任一LE开始。清零/重置逻辑控制LAB范围内的信号用于控制寄存器清零和重置信号逻辑。LE直接支持-10-/10EDA作业一个异步清零和重置功能