外壳与信号地连接的原因用方法.doc

《外壳与信号地连接的原因用方法.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、外壳与信号地连接的原因用方法以前上班的公司是做NAS的，里面用到了很多的SATA接口，不过自己一般都是做些简单的背板，没有layout过带SATA的板，翻译这篇文章也算是纪念一下自己一年多的工作吧．　　隔离ESD能量需要正确的分割信号地和屏蔽地。这种隔离是一种在PCB上的所有平面之间的间隔，而且没有走线跨越这个间隔，这种隔离通常被称为沟槽。交流地和信号地可以短接在一起，但只能在主AC地的连接点。接下来的例子来自于符合所有的国际法规要求的实际产品。下面的图1是带有两个eSATA接口的PCI-XHBA卡（应用服务器和SAN之间的接口）的一部分。注意机壳地平面和信号地平面之间的大沟槽。在接近PCI

2、支架安装孔的顶部把这两个平面用一个表贴的0欧电阻单点短接起来。使用这一点来连接是因为它是最接近于PCI支架的安装螺钉，而这点是和机壳交流地连接的最低阻抗点。eSATA电缆上的ESD能量将流到机壳地连接，而不是通过由高电感的零欧电阻和信号接地平面组成的路径。不要在这个安装孔使用热焊盘，因为这会增加连接阻抗。下面的图2显示了在相同的HBA卡上通过电源平面的相同的沟槽。这种技术是用来完全的隔离PCB的机壳地。如果没有恰当的物理隔离的话，ESD能量能很容易的在平面之间跳转。根据MIL-P-13949/4C里FR4材料的规范，平均绝缘强度（垂直的叠层结构）最低是750V/mil（29.25千伏/毫米）

3、。这个值允许材料至少有25%到50%的降额公差。图4来自于一个产品，它使用没有接地的“浮地”电源提供调节过的直流直接到eSATA设备。请注意，屏蔽地和信号地在远离eSATA接口的电源输入端的远侧用一个表贴的0欧电阻短接到一起。在前面所有的范例中，机壳地和信号地都通过一个0欧的表贴电阻来连接。使用电阻代替直接走线连接到地有以下两个原因：　１.　在少数情况下SMT封装的电感有助于滤除非常快上升时间的ESD脉冲 　２.　表面贴装器件的值可以改变以调整的连接的响应时间　　注意：为了提高连接的电感，磁珠电感器可以用来替代零欧电阻。这个连接也是EMI造成的共模电流流到地的点。特别小心，不要过多的提高这个

4、连接的高频阻抗因为同时它也会对EMI的排放产生不利影响。虽然使用电阻可以提高ESD的免疫力，但信号地通路阻抗的增加将大大增加EMI辐射。　　正确的PCB和eSATA连接阻抗控制会同时改善EMI和ESD性能。其他参数如尺寸，数量和信号地连接的高频响应，可能是成相反的关系（即一个增大而另外一个减少），必须兼顾有效的EMI屏蔽和充分的ESD保护。而这些参数和特定的实现有很大关系。 注：这篇文章翻译自siliconimage应用指南DesignGuidefortheControlofESDintheeSATAInterface的第六部分．