基于VHDL语言的简易洗衣机控制器毕业论文

基于VHDL语言的简易洗衣机控制器毕业论文

ID:39935268

大小:2.97 MB

页数:17页

时间:2019-07-15

基于VHDL语言的简易洗衣机控制器毕业论文_第1页
基于VHDL语言的简易洗衣机控制器毕业论文_第2页
基于VHDL语言的简易洗衣机控制器毕业论文_第3页
基于VHDL语言的简易洗衣机控制器毕业论文_第4页
基于VHDL语言的简易洗衣机控制器毕业论文_第5页
资源描述:

《基于VHDL语言的简易洗衣机控制器毕业论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、电子课程设计——简易洗衣机控制器设计学院:班级:姓名:学号:指导老师:2013年12月I目录第一部分:设计任务与要求………………………………………1第二部分:总体框图………………………………………………1第三部分:选择器件………………………………………………2第四部分:功能模块………………………………………………34.1时间预置编码寄存模块(settime)………………………34.2减法计数器模块(counter)………………………………44.3数码管显示模块(showtime)……………………………74.4时序电路模块(analyse)…………………………………94.5译码器模块

2、(move)………………………………………11第五部分:总体设计电路图………………………………………135.1总体(顶层)设计电路图………………………………135.2顶层文件仿真…………………………………………135.3管脚分配图……………………………………………145.4硬件实验效果图…………………………………………14第六部分:课程设计心得体会……………………………………15II简易洗衣机控制器设计一、设计任务与要求设计一个洗衣机洗涤程序控制器,控制洗衣机的电动机按下图所示的规律运转:停止暂停反转暂停正转定时启动时间到用两位数码管预置洗涤时间(分钟数),洗涤过程在送入预置时间后

3、开始运转,洗涤中按倒计时方式对洗涤过程作计时显示,用LED表示电动机的正、反转,如果定时时间到,则停机并发出音响信号。二、总体框图洗涤预置时间编码寄存电路模块(settime)clktime_overstart十进制减法计数器模块(counter)clkout_1out_2start时序电路模块(analyse)译码驱动模块(move)RUNREVPAUSE报警信号time_over时间显示模块(showtime)clkK5startK6loadK1K2K3K4各个部分的具体功能描述如下:(一)预设时间和编码电路(settime):14接受用户通过按钮预置的时间信息,编码成八位之后

4、转给减法计数器。(一)减法计数器电路(counter):接收编码之后的预置时间信息,向电机运转控制电路传递运行信号,并将预置时间信息和剩余时间信息发给数码管显示电路进行实时显示。(二)数码管显示电路(showtime):接收减法计数器电路传来的时间信息,进行实时译码显示。(三)电机运转时序控制电路(analyse):接收运行起止信号,安排电机运行状态并编码输出。(四)译码器(move):接收电机运行状态信号,译码后实时控制电机的正传、反转和暂停。三、选择器件1、pc机一台。2、CPLD/FPGA适配器板:标准配置EPF10K10LC84-4接口板,下载接口是数字芯片的下载接口(DI

5、GITALJTAG),主要用于CPLD/FPGA芯片的数据下载。3、实验箱:装有七段数码管及蜂鸣器等,七段数码管字形及真值表如下七段数码管字形如下:七段数码管真值表如下:14四、功能模块4.1时间预置编码寄存模块(settime)1、时间预置编码寄存模块settime如图1所示,time_input为通过开发板上拨码开关K1、K2、K3、K4输入的信号,load为输入确认信号。本模块将输入的四位时间信号编码成八位二进制数输出到减法计数器电路。图1时间预置编码寄存模块settime2、仿真图图2时间预置编码寄存模块仿真图用K1、K2、K3、K4给time_input输入一个二进制数0

6、111,让load有效,输出time_set为00000111。3、时间预置编码寄存模块源代码libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitysettimeisport(load:instd_logic;14time_input:instd_logic_vector(3downto0);time_set:outstd_logic_vector(7downto0));endsettime;architecturesettimeofsettimeissignalp1:std_logi

7、c_vector(7downto0);beginprocess(load)beginif(load'eventandload='1')thencasetime_inputiswhen"0000"=>p1<="00000000";when"0001"=>p1<="00000001";when"0010"=>p1<="00000010";when"0011"=>p1<="00000011";when"0100"=>p1<="00000100";when"0101"=>p1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。