cpu的过去现在与未来

《cpu的过去现在与未来》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、CPU的过去，现在与未来CPU技术发展过程综述目录一、CPU结构组成二、CPU技术进步三、CPU发展历史四、CPU未来展望一、CPU结构组成CPU控制单元逻辑单元存储单元CPU还包含总线接口部分，指令预取部分，译码部分和高速缓冲存储器（CACHE）一、CPU结构组成运算部分主要完成各种算术运算和逻辑运算；控制部分负责读取各种指令，并对指令进行分析，作出相应的控制；存储部分负则存放运算的中间结果。80486DX2结构示意图二、CPU技术进步1、加工工艺晶体管长度管间电阻器件速率特征尺寸集成度性价比每个

2、晶体管平均价格单个芯片晶体管集成数Intel 8742,8-bitCPU频率12MHz,128字节的RAM,2048字节的EPROMIntel80486DXCPU.金制针脚底部视图二、CPU技术进步2、CPU体系结构目前计算机大都采用冯·诺依曼结构（存储程序原理）CPU执行程序所需时间：P=I×C×TI:程序编译后的机器指令数C：执行每条及其指令所需的平均机器周期T:每个机器周期的执行时间冯·诺依曼结构T依赖于CPU硬件本身，由加工工艺和材料特性决定；而I和C就依赖于CPU软件和硬件，即由计算机体系

3、结构的设计决定了。2、CPU体系结构Ⅰ指令级并行处理技术包含分支预测和推测执行。直接减小单个指令的执行周期T，同时提高CPU的性能CPU内含多个指令执行单元或多条流水线。在一个给定的时钟周期内，带有超标量的处理器可执行多于1条的指令一条指令还没处理完时，就开始处理下一条指令，使指令重叠，减小单个指令执行的平均周期T超级流水线超标量技术动态执行倍频技术2、CPU体系结构Ⅱ高速缓存CacheCache是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现，或者集成到CPU芯片内部，存储CPU最经常

4、访问的指令或者操作数据。Cache的基本原理当CPU处理数据时，它会先到Cache中去寻找，如果数据因之前的操作已经读取而被暂存其中，就不需要再从随机存取存储器（Mainmemory）中读取数据——由于CPU的运行速度一般比主内存的读取速度快，主存储器周期（访问主存储器所需要的时间）为数个时钟周期。因此若要访问主内存的话，就必须等待数个CPU周期从而造成浪费CPUCACHEMEMORYCPU-CACHE-主存结构示意图——CPU核心速度比存储器速度快得多，需要在CPU与主存之间设置一个缓冲器，以弥补

5、主存速度的不足。Cache基本操作示意图。2、CPU体系结构Cache分为一级缓存和二级缓存一级缓存即L1Cache。集成在CPU内部，用于CPU在处理数据过程中数据的暂时保存。由于缓存指令和数据与CPU同频工作，L1级高速缓存容量越大，存储信息越多，可减少CPU与主存之间的数据交换次数，提高CPU的运算效率。但因Cache均由SRAM组成，结构复杂，在有限的CPU面积上，L1级高速缓存无法做得太大。二级缓存即L2Cache。由于L1级高速缓存容量限制，为了再次提高CPU运算速度，在CPU外部放置一

6、高速存储器，即二级缓存。其工作主频比较灵活，可与CPU同频，也可不同。CPU在读取数据时，先在L1中寻找，再从L2寻找，然后是主存，最后是外部存储器。所以L2对系统影响也不可忽视2、CPU体系结构Ⅲ指令扩展技术无论是哪个厂家的CPU，在基本功能方面，差别并不太大，基本指令集都相差无几。大威力提升CPU在某一方面的性能（如多媒体处理），就需对指令集进行扩展，从而减少在这种应用下指令的数量，即减少I，来提高CPU性能。IntelMMX1996年Intel首先推出了支持MMX的Pentium处理器，极大

7、地提高了CPU处理多媒体数据的能力AMD3DNOW!为了克服MMX的一些问题，AMD公司于1998年推出了包含21条指令的3DNow!指令集，并在其K6-2处理器中实现。IntelSSE为了对抗3DNow!，Intel公司于1999年推出了SSE指令集。SSE几乎能提供3DNow!的所有功能，并在之后更新到了SSE5,最终控制了CPU市场扩展指令集发展过程IntelMMX(MultiMediaeXtension)MMX（MultiMediaeXtension，多媒体扩展指令集）指令集是Intel

8、公司推出的一项多媒体指令增强技术。MMX指令集中包括有57条多媒体指令，通过这些指令可以一次处理多个数据，在处理结果超过实际处理能力的时候也能进行正常处理，这样在软件的配合下，就可以得到更高的性能。IntelSSE(StreamingSIMDExtension)SSE指令集包括了70条指令，其中包含提高3D图形运算效率的50条SIMD（单指令多数据技术）浮点运算指令、12条MMX整数运算增强指令、8条优化内存中连续数据块传输指令。理论上这些指令对目前流行的图像处理、浮