欢迎来到天天文库
浏览记录
ID:39994793
大小:1.35 MB
页数:53页
时间:2019-07-16
《[研究生入学考试]计算机组织与结构 ch6存储器_luke》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第6章存储器第6章目标掌握层次存储器组织的概念。理解层次存储器的每一级对系统性能的影响,以及如何衡量系统性能。掌握cache存储、虚拟存储、分段、分页和地址转换的概念。26.1介绍存储器是基于存储程序的计算机的核心。本章重点学习存储器的组织及原理,这对于系统性能分析是至关重要。36.2存储器类型两种主存储器:随机存储器(RAM)和只读存储器(ROM)。两种类型的RAM:动态RAM(DRAM)和静态RAM(SRAM)。动态RAM由电容器组成,电容器内的电荷随着时间会缓慢丢失,所以它们必须每隔几微秒刷新一次,以阻止数据丢失。由于DRAM设计简单,所以被称为是“便宜的”存储器。46.2存储器类
2、型SRAM通常由D触发器构成。SRAM是非常快的存储器,它不需要像DRAM那样刷新。Cache存储器就是用SRAM构造的,这个我们在后面会详细讨论。ROM也不需要刷新,实际上,它需要很少的电荷来保存信息。ROM用于永久性存储,或者即使当系统关闭后数据仍能保持的半永久存储。56.3存储器层次通常,较快的存储器比较慢的存储器成本高。为了以最少的花费获得最好的性能,存储器以层次方式组织。容量小、速度快的存储部件放在CPU中,较大的、较慢的主存通过数据总线来访问。更大的永久存储器以磁盘的形式或磁带驱动形式存在于远离CPU的位置。66.3存储器层次这种分层存储组织结构被认为是一种金字塔形:76.3
3、存储器层次为了存取数据,CPU首先向它最近的存储器发送请求,通常是cache。如果数据不在cache中,就要询问主存。如果数据不在主存中,就要去询问磁盘。一旦确定了数据的位置,数据和它附近的许多数据单元就被取到cache存储器中。86.3存储器层次相关概念命中(hit),CPU请求的数据就驻留在要访问的存储器层中。缺失(miss),CPU请求的数据不在要访问的存储器层中。命中率(hitrate):访问某个特定的存储器层时,CPU不到所需数据的百分比。缺失率(missrate):访问某个特定的存储器层时,CPU找不到所需数据的百分比。缺失率=1–命中率。命中时间(hittime),是某个特
4、定的存储器层中,CPU取得所请求数据需要的时间。缺失损失(misspenalty),CPU处理一次缺失事件所需时间,其中包括利用新的数据取代上层存储器中的某个数据块所需时间,再加上将所需数据传递给处理器所需的附加时间。96.3存储器层次一个完整的数据块在命中后被复制,根据局部性原理,一旦字节被访问,它附近的数据元素很快也会被访问。局部性的三种形式:时间局部性-最近访问的数据易于在不久的将来再次被访问。空间局部性-对存储器地址空间的访问形成団簇的集中倾向。顺序局部性-访问存储器的指令趋于被顺序访问。106.4Cache存储器cache存储器是通过把最近使用过的数据存放在临近CPU的位置而不
5、把它存储在主存中来提高存取速度。虽然cache比主存小很多,但它的存取速度比主存快很多。和主存不同,主存是通过地址来访问,而cache是靠内容来访问的,所以常常称cache为内容可寻址存储器。因此,并不是cache存储器越大越好,容量太大则查找数据的时间就会很长。116.4Cache存储器主存储器和cache的存储空间都被划分成大小相同的数据块。主存储器的许多块映射到cache的一个块。Cache中的不同块由标记域(tagfield)来区分。存储器地址被划分为多个域(field),如标记域、字域、块域等,这些域为较大的主存和较小的cache存储器之间提供多对一映射关系。命中过程:根据主存
6、地址中的块域找到数据在cache中的位置判别有效位(validbit)比较cache中的标记与主存地址的标记域根据字域找到所需访问的字126.4Cache存储器最简单的cache映射模式是直接映射。在cache中的N个块和主存中的X个块组成的直接映射,映射关系:Y=XmodN。如果cache有10个块,cache的第7块可能含有主存中的第7、17、27、37...块。一旦主存的一个块被复制到cache的对应块中,就要为cache块设置一个有效位(validbit),指示系统该块中含有有效数据。如果没有有效位会发生什么情况?136.4Cache存储器下图是cache的一个示意图。块0含有来
7、自主存储器的多个字,并用标记00000000来进行身份识别。块1用11110101来标记。其它的两个块是无效的。146.4Cache存储器一个存储器地址被分成的每一个域的大小依赖于cache的大小。假如存储器由214个字组成,cache有16=24个块,并且每个块有8个字。这样,存储器就分成了214/23=211个块。主存地址域的划分:4位用于块域,3位用于字域,左面剩下的全部用于标记域:156.4Cache存储器根据上面例子,假如
此文档下载收益归作者所有