多功能数字钟实验报告材料

《多功能数字钟实验报告材料》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA设计Ⅱ实验报告——多功能数字钟设计学院：电子信息与光电技术学院学号：姓名：指导老师：完成时间：摘要本实验报告阐述EDA(Ⅱ)实验课程中多功能数字的设计思路及设计过程。设计过程采用层次化设计方法，按功能将多功能数字钟划分为多个模块，以实现数字钟的2900:00:00到23:59:59的计时、校时校分、保持清零、整点报时、切换显示及闹钟的功能。其中采用原理图设计各功能模块中的数字逻辑电路，在QuartusⅡ7.1中完成模块的功能仿真测试，最终将电路下载至EDA实验室的CycloneIII系列芯片中EP3C25F324

2、芯片中实现数字钟的功能。关键词：多功能数字钟层次化原理图QuartusⅡ7.1仿真测试AbstractThisreportmainlyaddressedthemethodandprocessofdesigningthemulti-functionaldigitalclockoftheEDAexperiment.Thewholedesigningprogressusedthemethodofhierarchical.Accordingtothefunctions,thedigitialclockwasdividedint

3、oseveralmodules,Itrealizesthedigitalclock00:00:00to23:59:59timingcalibration,keepingandclearing,thewholepointtimekeepingandalarming.ThefunctionalsimulationwascompletedundertheenvironmentofQuartusⅡ7.1.Atlast,itwasdownloadtoEP3C25F324chipofCyclonetoachievethefunct

4、ionofmulti-functionaldigitalclock.Keywords：multi-functionaldigitalclockhierarchicalschematicdiagramQuartusⅡ7.1simulation目录一、设计要求说明………………………………………………4二、方案论证……………………………………………………429三、基础电路子模块设计及仿真1分频电路………………………………………………………62计时电路………………………………………………………103使能控制电路……………………

5、……………………………114整点报时电路…………………………………………………145译码显示电路…………………………………………………156消颤电路………………………………………………………187基础总电路……………………………………………………19四、闹钟电路子模块设计及仿真1闹钟设定电路…………………………………………………192校分校时开关复用电路………………………………………203比较电路………………………………………………………224报时复用电路…………………………………………………235显示复用电路…………

6、………………………………………246含闹钟总电路…………………………………………………25五、程序的下载和调试…………………………………………26参考文献…………………………………………………………26附：实验感想一、设计要求说明1.设计完成内容设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。29同时在具有基本功能的基础上，增加闹钟功能。2.设计基础要求：1)能进行正常的时、分、秒计时功能；2)分别由六个数码管显示时分秒的计时

7、；3)开关控制功能：K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；K3是计时和闹钟复用的校分开关（K3=0正常工作，K3=1时可以快速校分）；K4是计时和闹钟复用的校时开关（K4=0正常工作，K4=1时可以快速校时）；K5是计时和闹钟的显示切换开关（K5=0显示正常计时，K5=1时显示闹钟设定）；K6是闹钟的开关（K6=0闹钟关闭，K6=1时闹钟打开）4)使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59

8、’55”,59’57”时报时频率为500Hz,59’59”时报时频率为1KHz,）。3.设计提高部分要求：1）闹表设定功能；2）万年历功能；3）自己添加其他功能。二、方案论证多功能数字钟的整体框图如下所示：29实验中使用的振荡频率源为48MHZ，需要由分频电路产生数字钟所需的其他频率，即1hz,2hz,500hz,1000hz。接