[计算机硬件及网络]计算机组成原理chp

[计算机硬件及网络]计算机组成原理chp

ID:40004725

大小:3.40 MB

页数:93页

时间:2019-07-17

[计算机硬件及网络]计算机组成原理chp_第1页
[计算机硬件及网络]计算机组成原理chp_第2页
[计算机硬件及网络]计算机组成原理chp_第3页
[计算机硬件及网络]计算机组成原理chp_第4页
[计算机硬件及网络]计算机组成原理chp_第5页
资源描述:

《[计算机硬件及网络]计算机组成原理chp》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、计算机组成原理第四章存储系统(存储器组织)2CPUCache主存外存4.1.1存储系统的层次结构1、Cache与CPU速度相匹配的较小容量存储器,其操作对用户(汇编级程序员)是透明的。2、主存存储容量相对较大,速度相对CPU及Cache而言较慢,且是程序员直接操作可非透明访问的存储器,它是存放可运行程序的主要部件。3、外存大容量且速度较快的存储器,它不能与CPU直接交换信息,需借助于接口部件实现数据交换。三级存储器体系结构的存储器,能提供给用户一个存储容量很大,访问量很大,访问速度很快的存储器,

2、对用户来讲,他好像在操作这样的一个主存一样。4.1.2存储器分类1、按构成存储器的器件和存储介质分类磁芯、半导体、磁表面(磁带、磁盘)、光盘等。2、按功能/容量/速度分类①寄存器型存储器,位于CPU内部,容量小速度快②Cache③主存④辅存(AuxiliaryStorage)3、按工作性质/存取方式分类①RAM(Random-AccessMemory)②ROM(Read-OnlyMemory)③SAM(Serial-AccessMemory)④DAM(Direct-AccessMemory)3主

3、存4主存储器组成结构框图4.1.3主存储器性能指标1、存储容量(Capacity):存储单元总容量。存储容量=存储单元个数×存储字长2、存储速度存储周期(MemoryCycleTime)TMC:主存连续两次读或写操作之间最短的间隔时间。存取时间(AccessTime),也称访问时间、读取时间:TA主存从接收到读出或写入命令起至完成读出信息或写入信息的时间。一般TA

4、宽(MemoryBandwith):单位时间里存储器所存取的信息量。体现数据传输速率技术指标(位/秒,字节/秒)。存储器的带宽决定了以存储器为中心的计算机获取信息的传输速度,它是改善机器瓶颈的一个关键因素。为了提高存储器的带宽,可以采取以下措施:1、缩短存取周期;2、增加存储字长,使每个存取周期可读/写更多的二进制位数;3、增加存储体。计算方法:带宽=每个存取周期访问位数/存取周期。如存取周期为500ns,每个存取周期可访问16位,则它的带宽为32M位/s4.2半导体存储器工艺双极型MOS型TT

5、L型ECL型速度很快、功耗大、容量小电路结构PMOSNMOSCMOS功耗小、容量大工作方式静态MOS动态MOS存储信息原理静态存储器SRAM动态存储器DRAM(双极型、静态MOS型):依靠双稳态电路内部交叉反馈的机制存储信息。(动态MOS型):依靠电容存储电荷的原理存储信息。功耗较大,速度快,作Cache。功耗较小,容量大,速度较快,作主存。(静态MOS除外)74.2.1静态MOS存储单元与存储芯片1.六管单元(1)组成T1、T3:MOS反相器Vcc触发器T3T1T4T2T2、T4:MOS反相器

6、T5T6T5、T6:控制门管ZZ:字线,选择存储单元位线,完成读/写操作WWW、W:(2)定义“0”:T1导通,T2截止;“1”:T1截止,T2导通。8(3)工作T5、T6Z:加高电平,高、低电平,写1/0。(4)保持只要电源正常,保证向导通管提供电流,便能维持一管导通,另一管截止的状态不变,∴称静态。VccT3T1T4T2T5T6ZWW导通,选中该单元。写入:在W、W上分别加读出:根据W、W上有无电流,读1/0。Z:加低电平,T5、T6截止,该单元未选中,保持原状态。静态单元是非破坏性读出,读

7、出后不需重写。9102SRAM芯片结构位片式结构芯片若地址码为16位,X、Y方向各用8位地址码进行译码,则可控制选择2⁸×2⁸=256×256中的任意一个记忆单元。11Intel2114SRAM芯片结构半字片式结构芯片10位地址码可控制选择2¹⁰=1024个存储单元。行选译码信号有2⁶=64个,列选译码信号有2⁴=16个。这样的64×16的1024个位单元矩阵有4个。即每选中一个地址单元就会有4个记忆单元被选中。64×16×4存储体Intel2114SRAM芯片结构1、存储体64×64个记忆单元

8、(4096个)构成1K×4位的存储体2、地址译码驱动器:双地址译码结构行译码器对地址码A8~A3进行译码,可产生26=64种组合。即产生64个行选信号。列译码电路,对A9A2A1A0译码产生16根列选信号,每根列选线同时连接4个记忆单元的位线(w,w),因而列向是4位一组,即一个存储单元由4位组成,共16组。例:当A9……A0=00……01时A8~A3=000000(X)A9A2A1A0=0001(Y)则在存储体中选中X0与Y1相交的4个记忆单元。123、读写控制逻辑控制从/向所选存储单元读/写

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。