2019数字逻辑课程设计报告

2019数字逻辑课程设计报告

ID:41030189

大小:24.36 KB

页数:17页

时间:2019-08-14

2019数字逻辑课程设计报告_第1页
2019数字逻辑课程设计报告_第2页
2019数字逻辑课程设计报告_第3页
2019数字逻辑课程设计报告_第4页
2019数字逻辑课程设计报告_第5页
资源描述:

《2019数字逻辑课程设计报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、数字逻辑课程设计报告    ——多路彩灯控制器  学院名称:学生姓名:  电子工程学院崔欢  专业名称:  集成电路设计与集成系统班  级:  电路1102实习时间:  20XX年6月3日——20XX年6月14日  多路彩灯控制器的设计  一、课程设计题目  、题目:多路彩灯控制器、实习目的:  1.进一步掌握数字电路课程所学的理论知识。  2.熟悉几种常用集成数字芯片的功能和应用,并掌握其工作原理,进一步学会使用其进行电路设计。  3.了解数字系统设计的基本思想和方法,学会科学分析和解决问题。4.培养认真严谨的工作作风和实事求是的工作态度。5.锻炼动手能力,排错能

2、力。  二、任务和要求  实现彩灯控制的方法很多,如EPROM编程、RAM编程、单板机、单片机等,都可以组成大型彩灯控制系统。因为本次实习要求设计的彩灯路数较少,且花型变换较为简单,故采用移位寄存器型彩灯控制电路。彩灯控制器设计要求  设计一个8路移存型彩灯控制器,基本要求:1.8路彩灯能演示三种花型;2.彩灯用发光二极管LED模拟;选做:实现快慢两种节拍的变换。课程设计的总体要求  1.设计电路实现题目要求;  2.电路在功能相当的情况下设计越简单越好;  3.注意布线,要直角连接,选最短路径,不要相互交叉;  4.注意用电安全,所加电压不能太高,以免烧坏芯片和面

3、包板。  三总体方案的设计  整体电路分为四个模块,第一个模块时钟信号的产生;第二个模块实现节拍控制;第三个模块实现花型的控制;第四个模块实现实现花型的演示。这种方案将整个设计电路的功能模块化,设计思想比较简单。元件种类使用少,且都较熟悉易于组装电路。这么设计的出发点是:电路设计模块化,易于检查电路,对后面的电路组装及电路调试都很方便,花型控制电路简单,花型也比较简单。主体框图如下:  时钟信号CP电路:用555芯片产生CP脉冲。  节拍控制电路:节拍变化151八选一数据选择器完成,节拍的快慢变化可  74双上升沿D触发器完成,它可实现二分频。花型控制电路:161,

4、4位二进制同步计数器完成;  花型演示电路:194双向移位寄存器完成;  四单元电路的设计  1.设计所使用的元件及工具:  74LS161----------------------------2个;74LS194  -----------------------------------2个;74LS151--------------------------------1个;74LS74---------------------------------------1个;74LS00----------------------------------2个;74LS0

5、4-------------------------------------------1个;555  ---------------------------------------------------1个;发光二极管------------------------------------------------8个;电容:μf----------------------------------------------1个;  0.01μf-----------------------------------------------1个;  电阻:150kΩ--

6、-------------------------------------------------------------------1个;  100Ω----------------------------------------------4个;Ω------------------------------------------------1个;  实验板一块;万用表一个;钳子一个;导线若干。2.各个单元电路时钟信号电路  一片555加上适当电容及电阻实现。电容取:μf  10nf电阻取:150kΩ  kΩ  电路图如下:  +5v  84  7  150k5

7、5536  2  1  节拍控制电路  一片151和一片74级联实现。整体上实现脉冲频率的变换,即交替产生快慢节拍。  令74的Vcc,CLR,PR都接高电平,将^Q的输出接到D端,Q端的输出接到151的D1端。令151的B,C,G’,GND接低电平,Vcc接高电平,D0接时钟信号的CP脉冲,A端接花型控制电路的QG输出。  所以Y端的输出就为:Y=CP·^A+Q·A  (Q是74D触发器的输出端)D触发器具有记忆功能,记录上一个状态,所以在每一个CP脉冲的上升沿,Q输出为上一次的记录。也就比时钟信号电路的CP脉冲慢了一拍。  所以通过A为0或1选择Y端输出的脉

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。