资源描述：
《2019毕业实习总结报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。
1、毕业实习总结报告 写于1999年10月28日，看了第七章才知道原来我写实习报告也很有幽默感…… 电子与信息技术 xxx班 Charlwin 同组：NevilleChenphilipGao 一、设计名称 简易数字频率计 二、设计任务 设计一台至少5位数字显示的简易频率计。 三、设计目的 1、熟悉GAL器件的结构，了解ABEL编程语言及其编程方法。 2、熟悉EDA软件LatticeSynario的设计环境和方法。 3、掌握数字频率计的工作原理及其设计方法。 4、掌握计数器和分频器的原理及其设计方法。 四、设计要求 1、基本要求 (1)频率测量 a.测量
2、范围：信号：方波，正弦波; 幅度：至5V; 频率：1Hz～100KHz; b.测量误差：≤%; (2)显示器：实现十进制数字显示，显示位数为5位。 (3)自行设计并制作时钟电路，所配晶振为32768Hz。 五、实验器件 1、LatticeISp1016pLCC60C可编逻辑阵列一片。 2、8段发光二极管显示器5个，CD4511BCD译码器5片。 3、32768Hz晶体振荡器一个，IC7411一片，电容、电阻若干。 六、基本原理与设计过程 1、流程图 2、实验原理图 实现频率测量，应使被测信号在1秒的闸门时间内用数字计数器计数，并将结果显示出来。因为我们使用的
3、是1秒的标准信号，所以显示出来的结果就是被测信号的频率值。 根据以上理论，我们设计的实验原理图如下： 3、图中各模块电路的功能与实现方法如下： 1)时钟电路 受条件限制，我们使用的是32768Hz的晶体振荡器。为产生32768Hz的时钟信号，我们采用了下图的振荡电路： 测量输出为32763Hz(与所需信号约有%的误差)、幅度为5V、占空比为50%的方波。 2)分频器 为实现宽度为1秒的闸门信号,将32768Hz时钟信号进行216(即32768)次分频,便可得到1秒的闸门信号,我们采用一个16位的二进制计数器进行分频，其中，16位二进制计数器又以五个4位二进制计数器级联组
4、成。4位二进制计数器原理图如下。 以上为使用T触发器组成的同步带进位二进制计数器，电路为标准电路，根据数字电路教科书范例修改而成。其中，Q4，Q3，Q2，Q1分别为四位输出，T为输入脉冲信号，CLK为同步时钟，C为进位输出。用五个4位二进制计数器级联(因为要考虑占空比，所以空出最低一个计数器的最低端不用，故需要在最高端补回一个计数器，共需要五个计数器)就形成16位二进制计数器，原理图如下。 图中C4单元即上面的4位二进制计数器，它们的Q4-Q1分别与本图中的Q14-Q1相连;Q15为最高端的计数器的Q1、Q2信号“与”的结果;CLK为同步时钟，VCC为高电平，C为溢出标志。闸门时
5、间由Q15输出。Q15输出的信号的频率为，周期为2秒，因为占空比为50%，因而可以产生1秒的闸门时间。这个计数器还空出两个扩展端口，即最高端计数器的Q3、Q4位，可用来实现控制脉冲及扩展部分。 3)闸门电路 上图中，FX输入为需要测试的外部信号，CLEAR为控制电路输出的清零信号，CK为控制电路输出的时钟信号，COUT为输出给十进制计数器的时钟信号。这个电路将控制电路输出的信号处理成闸门信号，并与被测信号相“与”，产生需要测试的一段脉冲，并从COUT输出给同步十进制计数器作同步时钟，从而达到计算脉冲个数的目的。 4)控制脉冲发生器 整个电路的控制信号有两个，分别是计数器清零信
6、号和显示锁存信号，两信号的时序如下：当闸门开启前，必须给一个清零信号给计数器清零，从而使计数器在闸门开启的时间内从零开始计数。当闸门信号关闭时，计数器也停止计数。此时将计数结果送到显示电路显示。在计数器计数过程中，显示电路必须锁定，即不显示计数器的计数过程，而仅将每次的计数结果显示出来。因此，要在闸门关闭的时间范围内给一个脉冲来控制显示电路的输入。我们使用了ABEL语言来构造这个模块，程序如下： MODULENAND16_1 "Inputs A0,A1,A2,A3,A4,A5,A6,A7,A8,A9,A10,A11,A12,A13,A14,A15pin; "Outputs
7、V,LS,CTRLpin; Equations V=A0&!A1&A2&A3&A4&A5&A6&A7&A8&A9&A10&A11&A12&A13&!A14&!A15; LS=!A0&!A1&!A2&!A3&!A4&!A5&!A6&!A7&!A8&!A9&!A10&!A11&!A12&!A13&!A14&A15; CTRL=A0&A1&A2&A3&A4&A5&A6&A7&A8&A9&A10&A11&A12&A13&!A15; END 由于我们设计
