合工大计算机硬件课程设计报告《八路抢答器》

合工大计算机硬件课程设计报告《八路抢答器》

ID:44066497

大小:781.44 KB

页数:13页

时间:2019-10-18

合工大计算机硬件课程设计报告《八路抢答器》_第1页
合工大计算机硬件课程设计报告《八路抢答器》_第2页
合工大计算机硬件课程设计报告《八路抢答器》_第3页
合工大计算机硬件课程设计报告《八路抢答器》_第4页
合工大计算机硬件课程设计报告《八路抢答器》_第5页
资源描述:

《合工大计算机硬件课程设计报告《八路抢答器》》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、2017年7月4日计科14・5李嘉羿合作者:贺霄一、设计题目与目的■让学生掌握组合逻辑电路、吋序逻辑电路及数字逻辑电路系统的设计、安装、测试方法;■进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力;■初步掌握使用EDA(电子设计自动化)工具设计数字逻辑电路的方法,包括设计输入、编译、软件仿真、下载和硬件仿真等全过程;■经过查资料、选方案、设计电路、撰写设计报告、使学生得到一次较全面的工程实践训练,通过理论联系实际,提高和培养创新能力,为后续课程的学习,毕业设计,毕业后的工作打下基础。题目(16题)16、八路抢答器设计任务和基本要求:抢答器要求

2、有八路抢答输入,抢答逻辑设计合理(具有抢答锁定),抢答编号显示,抢答成功指不,抢答完成后状态复位。8路抢答器控制系统是娱乐活动中经常使用的重要基础设备之一,根据抢答要求,系统所需实现的功能如下:(1)主持人按键清零,数码显示0,蜂鸣器不叫,进入抢答状态。(2)主持人发出开始命令,8人开始抢答。其中一人先按下抢答键,蜂鸣器发出鸣叫,数码显示该人号码,其他人再按键,系统不再响应,直至主持人按键清零,下一次抢答开始。二、设计软硬件■ISP系统可编程器件以及《数字逻辑》课程实验所用部分中、小规模集成电路等■PC计算机■器件:TSP可编程逻辑器件以及数据选择器、触发器、

3、移位寄存器、计数器及基本门电路等■软件:在Windows平台上运行的ispLEVER编程软件三、设计过程设计思想:使用VHDL语言编写逻辑程序,用FPGA开发板上的功能引脚自行设置连线,实现逻辑功能。1.首先经过查阅资料,发现我们所用的试验箱的最高时钟频率大约是20000Hz所以在程序中设计了一个elk分频程序,通过2的14次方比较接近20000,将分频后的信号转换成为大约is跳一个高电平,从而实现实验要求中的倒计时9s的答题功能。2.然后设置多个信号,分别有抢答信号q,锁存信号max,复位信号rst等。将计时信号A和djs设置成1001,先让A的四位信号和d

4、js联系起来,以便后面在数码管里显示,然后设置倒计时功能,每当检测到A信号不等于0时,用刚才分频出来的elks每秒自减1,就实现了倒计时的功能。3.接下来是锁存的功能,利用max信号在之前抢答时将其设置为只有max=0时q信号才对试验箱的输入信号有响应,锁存部分只需设置如果检测到已有人抢答的话(s信号大于0)就将max置为1,这样的话如果此时再有抢答信号进来,由于max不等于0,所以不予响应。4.两块显示部分比较相近,都是根据8种情况下s信号各个位的值对应将数码管或者led灯的各个位置位即可。最后是蜂鸣器部分,逻辑为如果s信号为0,代表此时没人抢答,此时蜂鸣器

5、不响。若s大于0,代表有人抢答,此时设置b(蜂鸣器倒计时信号)自减1,另sound信号为1,于是蜂鸣器就响起对应时长。至此程序全部基本逻辑功能已经全部实现。实验截图:rintftr:■引脚配置:S'Wil*:*・□SqtuAuriwta””n”—*nd—

6、W・cn•aJ・■ta«(uAto»U«・

7、wt#«”・>■二二二三』-1KJ.1*0.UM.“O.UM.2・MXZ・v««••[■[■n)・■■l・1・1g■1<<1a厂io••rr"H••hr*♦!•l<••・•Cti1'(VI厂b■MIU1IY.・「・■,--j

8、ift.一Ajhwr"IAI•厂TT^M1»••irr~TT"・•»•・・a/•八2•:M?»ruJ•匸•賂-)r:iB«三二二二二二二二=•▼••2lll2l>M2un2l«Eflt:rl・mJU««bc*Ccaeir«iBtFile、D'.Qt^deaollet'dcMiiro■pVI(TI>Sy>f»•Scmatf$««»•圭At*l«

9、4i«tro»«Iib4«gal.Doi;U•BH□B6JS)Q&MJOs«i凑O(f.e«r八.・bxinrwxzt«sF^jectDtx°gE)丹QIW■•r四、心得总结由于本次课设加在三门考试之间,所以我只完成了基

10、本功能就匆忙验收了,但是即使如此,我还是学到了许多新的知识,如VHDL程序的编写,ispLEVER软件的使用。此次接触到了功能强大的FPGA开发板,通过学习详细的引脚图,了解到了各个引脚的功能,并能应用到自己的课程设计中。除此之外,还巩固了自己数字逻辑的知识,收获颇丰。附:源程序:IibraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityqiangdaqiisport(rst:instd_logic;elk:in

11、std_logic;en:instd_

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。