基于VHDL的电子秒表的设计

基于VHDL的电子秒表的设计

ID:44068093

大小:563.00 KB

页数:20页

时间:2019-10-18

基于VHDL的电子秒表的设计_第1页
基于VHDL的电子秒表的设计_第2页
基于VHDL的电子秒表的设计_第3页
基于VHDL的电子秒表的设计_第4页
基于VHDL的电子秒表的设计_第5页
资源描述:

《基于VHDL的电子秒表的设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、《EDA技术及应用》课程设计报告题B:基于VIIDL的电子秒表的设计院(系):机电与自动化学院专业班级:学生姓名:学号:指导教师:2015年1月5日至2015年1月9日华中科技大学武昌分校制1课程设计的目的及主要内容12设计模块12.1系统总体框图及功能设计12.1.1系统总体框图12.1.2模块功能设计22.2六十进制计数器22.2.1六十进制计数器设计思路22.2.2六十进制计数器仿真结果32.3二十四进制计数器42.3.1二十四进制计数器设计思路42.3.2二十四进制计数器仿真结果52.4分频器62.4.1分频器设计思路62.4.2分频器仿真结果72.5LED显示7

2、2.5.1LED显示模块设计思路72.5.2LED显示模块仿真结果102.6顶层仿真113课程设计总结124主要参考资料13课程设计目的及主要内容(1)运用数字系统的设计方法进行数字系统设计;(2)能进行较复杂的数字系统设计;(3)数字中的工作原理,工作流程图与原理方框图,自顶向下的数字系统设计方法。具体内容:设计一个电子秒表,给定吋钟信号为256HZ,要求系统达到以下功能:(1)用6个数码管分别显示吋、分、秒,计吋范围为:00:00:00〜23:59:59。(2)计时精度是Is。(3)具有启/停开关,复位开关,可以在任何情况下使用。2设计模块2.1系统总体框图及功能设计

3、2.1.1系统总体框图屯子秒表的基本工作原理就是不断输出连续脉冲给加法计数器,加法计数器通过译码器来显示它所记忆的脉冲周期个数。根据系统设计要求,系统的底层设计主要由六十进制计数器模块、二十四进制计数器模块、分频模块、LED显示模块组成。系统顶层设计图如图1所示。oounwOCLKCLK.OUTRSTCount24叙3.0]Resetgo】.•••••yvr••onQ3.0].0]c*ktoo3".0]Res«t03.0]dkroo砂3CLKWEI

4、2..qi!VjLcU[v..VJS2

5、3..0j>S4【3.®S5{3.0•!mtrI——图1系统顶层设计图图1中左边为三

6、个输入信号cn,elk,reset,分别为启动/停止开关,时钟信号和复位开关。中间从上至下依次为count24,count60,count60,fenpinqio右边是clockl和输出信号wei[3..0],led[6.0]。2.1.2模块功能设计木系统由六十进制计数器模块、二十四进制计数器模块、分频模块执行计时功能,输入信号是256Hz,通过分频后为lhz,时钟信号是1Hz作为秒表的秒输入,秒为60进制计数器,分也为60进制计数器,小时采用二十四进制计数器,各级进位作为高位的使能控制。2.2六十进制计数器2.2.1六十进制计数器设计思路设计•一个八位的六十进制计数器模

7、块,输入信号为en、reset、elk,分别为使能、复位和时钟信号,输出信号为q“[3・・・0]、qb[3・・・0]、rco,分别为低4位输出、高4位输出和进位。■■countOOI■enqa[3..O)Resetqb[3..O]elkrcomstS图2六十进制计数器示意图六十进制计数器模块部分VHDL源程序如下。LIBRARYieee;USEieee.std_logic_1164.ALL;USEieee.std_logic_unsigned.ALL;ENTITYcount60ISPORT(en,Reset,elk:inSTD_LOGIC;qa:outSTD_LOGIC

8、_VECTOR(3DOWNTO0);qb:outSTD_LOGIC_VECTOR(3DOWNTO0);rco:OUTSTD_LOGIC);ENDcount60;ARCHITECTUREaOFcount60ISBEGINprocess(elk)variabletma:STDLOGICVECTOR(3DOWNTO0);variabletmb:STD_LOG1C_VECTOR(3DOWNTO0);beginIfReset二'O'thentma:=,/0000,z;tmb:二〃0000〃;elsifelk'eventandelk二T'thenifen=,rthenrco<=tmb

9、(2)andtmb(0)andtma(3)andtma(0);iftma二〃1001〃thentma:二〃0000〃;iftmb=,z010rzthentmb:二〃0000〃;elsetmb:=tmb+l;endif;elsetma:=tma+l;endif;endif;endif;qa<=tma;qb<=tmb;endprocess;ENDa;2.2.2六十进制计数器仿真结果六十进制计数器模块部分仿真结果如下图3O7.45ns<

10、>

11、Pantec20.91nsInterval:13.46nsStart:End:MasterT

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。