EDA-VerilogHDL试题【可参考】

EDA-VerilogHDL试题【可参考】

ID:44171922

大小:55.50 KB

页数:10页

时间:2019-10-19

EDA-VerilogHDL试题【可参考】_第1页
EDA-VerilogHDL试题【可参考】_第2页
EDA-VerilogHDL试题【可参考】_第3页
EDA-VerilogHDL试题【可参考】_第4页
EDA-VerilogHDL试题【可参考】_第5页
资源描述:

《EDA-VerilogHDL试题【可参考】》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一、填空题(10分,每小题1分)1.用EDA技术进行电子系统设计的目标是最终完成ASIC的设计与实现。2.可编程器件分为FPGA和CPLD。3.随着EDA技术的不断完善与成熟,自顶向下的设计方法更多的被应用于VerilogHDL设计当中。4.目前国际上较大的PLD器件制造公司有Altera和Xilinx公司。5.完整的条件语句将产生组合电路,不完整的条件语句将产生时序电路。6.阻塞性赋值符号为=,非阻塞性赋值符号为<=。二、选择题(10分,每小题2分)1.大规模可编程器件主要有FPGA、CPLD两类,下

2、列对FPGA结构与工作原理的描述中,正确的是C。A.FPGA全称为复杂可编程逻辑器件;B.FPGA是基于乘积项结构的可编程逻辑器件;C.基于SRAM的FPGA器件,在每次上电后必须进行一次配置;D.在Altera公司生产的器件中,MAX7000系列属FPGA结构。2.基于EDA软件的FPGA/CPLD设计流程为:原理图/HDL文本输入→综合→_____→→适配→编程下载→硬件测试。正确的是B。①功能仿真②时序仿真③逻辑综合④配置⑤分配管脚A.③①B.①⑤C.④⑤D.④②3.子系统设计优化,主要考虑提高资

3、源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化);指出下列哪些方法是面积优化B。①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A.①③⑤B.②③④C.②⑤⑥D.①④⑥4.下列标识符中,____A______是不合法的标识符。A.9moonB.State0C.Not_Ack_0D.signall5.下列语句中,不属于并行语句的是:___D____A.过程语句B.assign语句C.元件例化语句D.case语句三、EDA名词解释(10分)写出下列缩写的中文含义:ASIC:RT

4、L:FPGA:SOPC:CPLD:LPM:EDA:IEEE:IP:ISP:        四、简答题(10分)1.简要说明仿真时阻塞赋值与非阻塞赋值的区别(本题4分)。2.简述有限状态机FSM分为哪两类?有何区别?有限状态机的状态编码风格主要有哪三种?FSM的三段式描述风格中,三段分别描述什么?(本题6分)五、程序注解(20分,每空1分)moduleAAA(a,b);outputa;input[6:0]b;reg[2:0]sum;integeri;rega;always@(b)beginsum=0;fo

5、r(i=0;i<=6;i=i+1)if(b[i])sum=sum+1;if(sum[2])a=1;elsea=0;endendmodule本程序的逻辑功能是:。四、VerilogHDL语言编程题(1、2小题10分,3小题20分)要求:写清分析设计步骤和注释。1.试用VerilogHDL描述一个带进位输入、输出的8位全加器。端口:A、B为加数,CI为进位输入,S为和,CO为进位输出1.编写一个带异步清零、异步置位的D触发器。端口:CLK为时钟,D为输入,CLK为清零输入端,SET为置位输入端;Q输出端。1

6、.设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。端口设定如下:输入端口:CLK:时钟,RST:复位端,EN:时钟使能端,LOAD:置位控制端,DIN:置位数据端;输出端口:COUT:进位输出端,DOUT:计数输出端。一、填空题(每空2分,共20分)1、ASIC2、FPGA和CPLD。3、自顶向下4、Altera和Xilinx5、组合时序6、=<=二、选择题(10分,每小题2分)1、C2、B3、B4、A5、D三、EDA名词解释(10分)ASIC专用集成电路RTL寄存器传输级FPGA现场可编程

7、门阵列SOPC可编程片上系统CPLD复杂可编程逻辑器件LPM       参数可定制宏模块库EDA电子设计自动化IEEE       电子电气工程师协会IP知识产权核ISP        在系统可编程四、简答题(10分)1、简要说明仿真时阻塞赋值与非阻塞赋值的区别(本题4分)。答:非阻塞(non-blocking)赋值方式(b<=a):b的值被赋成新值a的操作,并不是立刻完成的,而是在块结束时才完成;块内的多条赋值语句在块结束时同时赋值;硬件有对应的电路。阻塞(blocking)赋值方式(b=a):b的

8、值立刻被赋成新值a;完成该赋值语句后才能执行下一句的操作;硬件没有对应的电路,因而综合结果未知。2、简述有限状态机FSM分为哪两类?有何区别?有限状态机的状态编码风格主要有哪三种?FSM的三段式描述风格中,三段分别描述什么?(本题6分)答:Mearly型,Moore型;前者与输入与当前状态有关,而后者只和当前状态有关;Binary,Gray,One-Hot编码;分别为状态保存,状态切换,输出;五、程序注解(20分,每空1分)moduleAA

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。