欢迎来到天天文库
浏览记录
ID:48386512
大小:115.01 KB
页数:5页
时间:2019-08-12
《eda各种触发器设计.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、上升沿触发的D触发器有一个数据输入端D,时钟输入端CLK,数据输出端Q,表1是它的真值表。表1D触发器真值表数据输入D时钟输入CLK数据输出QX0不变X1不变0上升沿01上升沿1libraryieee;useieee.std_logic_1164.All;entitydailinisport(clk,d:instd_logic;q:outstd_logic);end;architecturebhvofdailinissignalqq:std_logic;beginprocess(clk)beginifclk'eventandclk='1
2、'thenqq<=d;endif;endprocess;q<=qq;end;JK触发器的种类很多,可以从不同的真值表,写出不同的JK触发器的设计程序。在此设计一个通用的JK触发器,表2是它的真值表。表2JK触发器真值表输入端输出端PSETCLRCLKJKQ/Q01XXX1010XXX0100XXXXX11上升沿010111上升沿11翻转翻转11上升沿00不变不变11上升沿1010libraryieee;useieee.std_logic_1164.all;entitydaiisport(j,k,clk:instd_logic;q,qn:
3、outstd_logic);enddai;architecturebehavofdaiissignalq_temp:instd_logic;signaljk:std_logic_vector(1downto0);beginjk<=j&k;process(jk,clk)beginifclk'eventandclk='0'thencasejkiswhen"00"=>q_temp<=q_temp;when"01"=>q_temp<='0';when"10"=>q_temp<='1';when"11"=>q_temp<=notq_temp;wh
4、enothers=>q_temp<=null;endcase;q<=q_temp;qn<=notq_temp;endif;endprocess;endbehav;在D触发器和JK触发器的基础上设计其他类型的触发器,如T触发器,带异步复位、置位的D触发器。T触发器的条件为:T=1时,q<=notq,在时钟上升沿赋值。T=0时,q<=q,在时钟上升沿赋值。libraryieee;useieee.std_logic_1164.all;entitydaiisport(t,clk:instd_logic;q,qn:outstd_logic);en
5、ddai;architecturebehavofdaiissignalq_temp:std_logic;--signaljk:std_logic_vector(1downto0);beginprocess(t,clk)beginifclk'eventandclk='1'thencasetiswhen'0'=>q_temp<=q_temp;when'1'=>q_temp<=notq_temp;whenothers=>q_temp<=null;endcase;q<=q_temp;qn<=notq_temp;endif;endprocess;
6、endbehav;带异步复位/置位的D触发器真值表如表3所示。CLRPSETDCLKQ0XXX010XX1110上升沿0111上升沿111X0不变11X1不变libraryieee;useieee.std_logic_1164.All;entitydaiisport(clc,pset,clk,d:instd_logic;q:outstd_logic);end;architecturebhvofdaiissignalqq:std_logic;beginprocess(clc,pset,clk)beginifclc='0'thenqq<='
7、0';elsifpset='0'thenqq<='1';elsifclk'eventandclk='1'thenqq<=d;endif;--endif;--endif;endprocess;q<=qq;endbhv;
此文档下载收益归作者所有