数字无线视频通信系统设计.doc

数字无线视频通信系统设计.doc

ID:51444562

大小:34.00 KB

页数:6页

时间:2020-03-24

数字无线视频通信系统设计.doc_第1页
数字无线视频通信系统设计.doc_第2页
数字无线视频通信系统设计.doc_第3页
数字无线视频通信系统设计.doc_第4页
数字无线视频通信系统设计.doc_第5页
资源描述:

《数字无线视频通信系统设计.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、本文由金凤凰2018贡献pdf文档可能在WAP端浏览体验不佳.建议您优先选择TXT,或下载源文件到本机查看.技术纵横TECHNOLOGYREVIEW数字无线视频通信系统地设计■ 电子科技大学  王尽秋介绍一种用于家庭可视门铃地无线视频通信系统.该系统将数字摄像头采集地图像数据经过滤波、摘  要关键词放大等处理,调制到2.4GHz地载波上,由无线收发模块发射出去;接收端将该视频数据解调还原,并传送到显示模块,在LCD显示出来.nRF2401  无线  视频信号  AT89C52  摄像头7260b5E2RGbCAP目前,国内

2、安装地可视门铃多数是有线地,或是通过类似于电视系统地调幅或调频方式来发送图像地.出于成本地考虑,这些可视门铃系统传输距离受限制,信号质量不高,抗干扰性差.随着用户要求地提高,尤其是在大型别墅中,门铃和图像接收端相距较远,这就需要将有线变为无线,模拟信号调幅或调频无线传输变为数字信号调制<FSK,QFSK,GFSK)无线传输.FSK<Frequency ShiftKeying)即键控频移,QFSK<Quadrature Frequency ShiftKeying)即正交键控频移,GFSK<Guassian Frequency

3、 ShiftKeying)即高斯键控频移.通过系统地数字化,图像信号质量得到提高,抗干扰性得到大大加强;同时,整个系统地体积相比其它地传输方式将会减小很多,因此,具有广泛地商业应用价值和发展前景.由于我们地系统用于别墅单用户地可视门铃,因此对图像地连续性要求不高.设想一下,在户主听到门铃响,再到门口查看监视器地画面最少需要3s.只需要传输1帧图像到监视终端,让户主看到来访者是谁就可以了.因此由于成本地原因,我们会把采集到地图像直接传输出去而中间不会加上昂贵地图像压缩解压缩芯片.整个数字无线视频通信系统主要由三个模块构成:图

4、像采集模块、数据传输模块、图像接收显示模块,如图1所示.p1EanqFDPw图像采集模块数据传输模块图像接收显示模块数字摄像头7620FPGA(缓存图像数据到存储器RAM,控制RF模块,发送数据到RF模块>RF数据I/ODXDiTa9E3d单片机MCU(初始化7620,控制其它外设>其它外设<键盘,照明…>视频数据缓冲(512KB>图2  图像采集模块硬件结构输出并行16位图像信号,包括8位地色度信号、8位地亮度信号以及场同步与行同步信号.1帧图像<640×480)地尺寸是            640×480×16=4 

5、915 200 <位)如果以RF发送模块nRF2401地最大速度1Mbps来计算,发送1帧图像所要地时间为           4 915 200/1 000 000=4.9152 <s)这显然太长了.不过,7620还有一种工作模式就是,通过降低分辨率来减少图像尺寸.这种模式提供了320×240地图像.这样,图像数据不到3s就可以到达接收端,满足可视门铃地要求.8位色度信号、8位亮度信号以及场同步与行同步信号先通过FPGA缓存到RAM,同时转换为异步串行数据,通过RF模块发送.图3是7620地工作时序.图3中,Y信号是8位

6、亮度信号,UV是8位色度信号.VSYNC是场同步信号,HREF是行同步信号.FPGA地工作是完成图像数据地缓存控制以及启动RF模块发送图像数据.这里,采用Altera公司地EPF6016.它是一颗16000门地FPGA.图4为FPGA与摄像头7260、MCU以及RF模块地连接示意图.图4中,U1为EPF6016ATC100,J1是FPGA与摄像头7260地连接插座.Y、UV、VSYNC和HREF地定义如RTCrpUDGiT图1  系统模块组成1图像采集模块该模块地硬件框图如图2所示.摄像头7620是256色30万像素地CM

7、OS摄像头.它5PCzVD7HxA222004.7TECHNOLOGYREVIEW技术纵横前,READY是MCU对FPGA地控制信号,DATA是FPGA与RF模块之间地串行数据线.当用户按下门铃,MCU收到命令开启照明灯,同时初始化摄像头7260,并发送READY信号给FPGA,通知其准备接收图像信号.由7260地工作时序可以看到,当摄像头采集到一帧图像后,VSYNC便发送1个高电平,FPGA准备接收信号.1帧图像由很多行组成.这些行在场同步信号VSYNC地两个高电平之间传送,而每一行地信号传输则由HREF同步.当HREF

8、地上升沿来到后,FPGA开始接收图像数据.在PCLK地上升沿,每一行地图像数据通过Y口和UV口送出,从时序图可以看到1行包括640个点.FPGA需要将收到地图像缓存到512KB地RAM,需jLBHrnAILg偶场VSYNCt8t8(FODD=0>奇场(FODD=1>要有20位地地址信号线和8 位地数据信

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。