数字信息实验FPGA之接口互联实验.doc

数字信息实验FPGA之接口互联实验.doc

ID:51444683

大小:970.00 KB

页数:8页

时间:2020-03-24

数字信息实验FPGA之接口互联实验.doc_第1页
数字信息实验FPGA之接口互联实验.doc_第2页
数字信息实验FPGA之接口互联实验.doc_第3页
数字信息实验FPGA之接口互联实验.doc_第4页
数字信息实验FPGA之接口互联实验.doc_第5页
资源描述:

《数字信息实验FPGA之接口互联实验.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、数字信息技术实验报告实验名称:接口互联实验8一、实验项目接口互联实验:利用开发实验平台上的PS2、LCD1602、RS232实现接口之间的互联。二、实验目的1、了解掌握串行协议标准。2、学习字符型液晶显示器的控制原理。3、学习ram的使用。4、设计字符型液晶显示控制器。5、掌握PS2键盘控制接口协议。6、通过编写程序实现PS2键盘控制接口的输入输出。7、熟悉各接口功能与逻辑的基础上打通各接口的数据联调。8、学习基本的接口程序设计方法。9、练习编写复杂状态机程序。三、实验内容1、分别编译下载给定的UART_IN_HDL、PS2_LCD

2、、PS2_RS232示例程序,仔细观察相关的实验现象,并描述观察到的现象。2、EDA主板PS2键盘上按下按键,一方面可以通过RS-232自动传送到主机的串口调试终端上,另一方面显示在LCD1602液晶上。3、PC主机通过RS232传送的字符能够显示在LCD1602液晶上。4、写出接口联调方案。5、打印修改、新加模块的源代码,或原理图。6、描述在实验板上观察到的现象,并截图。四、实验仪器计算机、USB-BLASTER下载线、数字系统实验箱、5V稳压电源。五、实验原理1、LCD1602原理LCD1602液晶是字符型液晶,可以显示2行16

3、个字。液晶模块采用14针标准接口,电路连接如图1示,管脚映射如表1所示。其中V0为液晶显示器对比度调整端,接正电源时对比度最弱,接地电源时对比度最高,对比度过高时会产生“鬼影”8,使用时可通过一个10K的电位器调整对比度。RS为寄存器选择,高电平时选择数据寄存器,低电平时选择指令寄存器。RW为读写信号线,高电平时进行读操作,低电平时进行写操作。当RS和RW均为低电平时可以写入指令或地址,当RS为低电平RW为高电平时为读忙信号,当RS为高电平RW为低电平时可以写入数据。E为使能断,当E由高电平跳变为低电平时,液晶模块执行命令。数据线为

4、双向数据线。LCD1602内部的字符发生存储器(CGROM)已经存储了160个不同的点阵字符图形,如表2所示,每一个字符都有一个固定的代码,比如大写的“A”的代码是0100_0001B(41H),显示时模块把地址41H中的字符图形显示出来,就能看到字母“A”。图1LCD电路连接图表1LCD管脚映射表8表2字符发生存储器CGROM存储的160个不同的点阵字符图形表1、PS2原理PS2履行一种双向同步串行协议,即每次数据线上发送一位数据,并且每在时钟线上发一个脉冲就被读入,键盘可以发送数据到主机,而主机也可以发送数据到设备。但主机总是在

5、总线上有优先权,他可在任何时候抑制来自于键盘的通讯,只要把时钟拉低即可。键盘电路连接和管脚映射如图2所示。8键盘的处理器花费很多时间来扫描或监视按键矩阵,如果他发现有键被按下释放或按住键盘将发送扫描码的信息包到计算机,扫描码有两种不同的类型:通码和断码。当一个键被按住或按下就发送通码,当一个键被释放就发送断码。每个键被分配了唯一的通码和断码。当按键被释放以后,键盘会在扫描码前面加上一个“F0”作为松开信号,同时有的按键是extended按键,要在扫描码前加上“E0”,这种按键松开就加“E0F0”。信号是如何从键盘通过PS2端口的数据

6、线输入的呢?首先键盘检测数据线和时钟线是否均为高,只有均为高时才可以写数据,从键盘发送到主机的数据在时钟信号的下降沿的时候被读取。键盘主要使用一种每帧包含11位的串行协议:第一位是起始位,始终为“0”;接下来是八位数据,排列顺序是由低到高,再后是奇偶校验位,最后是结束位,始终为“1”。图2EDA主板上键盘电路连接图表3EDA主板上键盘管脚映射图器件名网络名FPGA映射管脚PS2_KDATAKEY0134PS2_KCLKKclk1331、RS232串口控制器原理8所谓串行通信是指外设和计算机间使用一根数据信号线(另外需要地线,可能还需

7、要控制线),数据在一根数据信号线上一位一位地进行传输,每一位数据都占据一个固定的时间长度。由于CPU(FPGA就相当于一个CPU)与接口之间安并行方式传输,接口与外设之间按串行方式传输。因此,在串行接口中,必须要有接收移位寄存器(串→并)和发送移位寄存器(并→串),典型的串行接口的结构如图3所示。图3串行接口的结构图在数据的输入过程中,数据1位1位地从外设进入接口的接收移位寄存器。CPU从数据输入寄存器中读取接收到的字符。接收移位寄存器的移位速度由接收时钟确定。在数据输出的过程中,CPU把要输出的字符并行地送入数据输出寄存器,数据输

8、出寄存器的内容传输到发送移位寄存器,然后由发送移位寄存器移位,把数据1位1位地送到外设。发送移位寄存器的移位速度由发送时钟确定。接口中的控制寄存器用来容纳CPU送给此接口的各种控制信息,这些控制信息决定接口的工作方式。能够完成上述“串

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。