数字逻辑第十八讲同步计数器.ppt

《数字逻辑第十八讲同步计数器.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、同步计数器二、同步计数器1.同步二进制计数器1）同步二进制加法计数器设计思想：同步计数器中，所有触发器的CP端相连，CP的每一个触发沿都会使所有的触发器状态更新。因此不能使用T’触发器。应控制触发器的输入端，即将触发器接成T触发器。只有当低位向高位进位时（即低位全1时再加1），令高位触发器的T=1，触发器翻转，计数加1。二、同步计数器1.同步二进制计数器1）同步二进制加法计数器3位二进制同步加法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：时钟方程：时序图FF0每输入一个时钟

2、脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。电路图由于没有无效状态,电路能自启动。推广到n位二进制同步加法计数器驱动方程输出方程2）同步二进制减法计数器设计思想：同步计数器中，所有触发器的CP端相连，CP的每一个触发沿都会使所有的触发器状态更新。因此不能使用T’触发器。应控制触发器的输入端，即将触发器接成T触发器。只有当低位向高位借位时（即低位全0时再减1），令高位触发器的T=1，触发器翻转，计数减1。为此，只要将二进制加法计数器的输出由Q端改为端

3、,便成为同步二进制减法计数器了。3位二进制同步减法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：时钟方程：时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=0时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。电路图由于没有无效状态，电路能自启动。推广到n位二进制同步减法计数器驱动方程输出方程3位二进制同步可逆计数器设用U/D表示加减控制信号，且U/D＝0时作加计数，U/D＝1时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，

4、把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。输出方程电路图4位集成二进制同步加法计数器74LS161/163①CR=0时异步清零。②CR=1、LD=0时同步置数。③CR=LD=1且CTT=CTP=1时，按照4位自然二进制码进行同步二进制计数。④CR=LD=1且CTT·CTP=0时，计数器状态保持不变。74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。选用4个CP下降沿触发的JK触发器，用FF0、FF1、FF2、FF3表示。状态图输出方程：

5、时钟方程：十进制同步加法计数器状态方程000111100000×10100×01101××1000××nnQQ23nnQQ01(d)13+nQ的卡诺图电路图比较得驱动方程将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。十进制同步减法计数器选用4个CP下降沿触发的JK触发器，用FF0、FF1、FF2、FF3表示。状态图输出方程：时钟方程：状态方程次态卡诺图比较得驱动方程将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状

6、态，电路能够自启动。电路图集成十进制同步加法计数器74LS160主要功能与74LS161基本相同，只是实现十进制计数。功能表和进位信号如下。CO=CTTQ3Q0=Q3Q02）集成十进制同步加/减计数器74LS19074190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。为异步置数控制端为计数控制端D0~D3为并行数据输入端Q0~Q3为输出端为加/减计数方式控制端CO/BO为进位/借位输出端为行波时钟输出端（1）异步置数当=0时，与CP无关，立即置数。即D3D2D1D0=d3d2d1d0（

7、2）计数功能：=0、=1当=0时，对应CP脉冲上升沿，十进制加法计数。当=1时，对应CP脉冲上升沿，十进制减法计数。（3）保持功能：当时，计数器保持原来的状态不变。十进制同步可逆计数器集成十进制同步计数器集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零

8、方式。十进制加法计数器和十进制减法计数器用与或门组合起来，并用U/D作为加减控制信号，即可获得十进制同步可逆计数器。4）用反馈置数法获得N进制计数器（1）计数器的置数功能应先将计数器起始数据预先置入计数器。异步置数：与时钟脉冲CP没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入。同步置数：输入端获得