数字电子技术基础全套课件.ppt

数字电子技术基础全套课件.ppt

ID:51560444

大小:2.51 MB

页数:130页

时间:2020-03-23

数字电子技术基础全套课件.ppt_第1页
数字电子技术基础全套课件.ppt_第2页
数字电子技术基础全套课件.ppt_第3页
数字电子技术基础全套课件.ppt_第4页
数字电子技术基础全套课件.ppt_第5页
资源描述:

《数字电子技术基础全套课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、门电路第三章本章总的要求:熟练掌握TTL和CMOS集成门电路输出与输入间的逻辑关系、外部电气特性,包括电压传输特性、输入特性、输出特性和动态特性等;掌握各类集成电子器件正确的使用方法。重点:TTL电路与CMOS电路的结构与特点.3.1概述门电路是用以实现逻辑运算的电子电路,与已经讲过的逻辑运算相对应。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等。正逻辑:高电平表示逻辑1、低电平表示逻辑0。负逻辑:高电平表示逻辑0、低电平表示逻辑1。获得高、低电平的基本方法:利用半

2、导体开关元件的导通、截止(即开、关)两种工作状态。3.2半导体二极管门电路§3.2.1半导体二极管的开关特性Ui>0.5V时,二极管导通。Ui<0.5V时,二极管截止,iD=0。ui=0V时,二极管截止,如同开关断开,uo=0V。ui=5V时,二极管导通,如同0.7V的电压源,uo=4.3V。当外加电压突然由正向变为反向时,存储电荷反向电场的作用下,形成较大的反向电流。经过ts后,存储电荷显著减少,反向电流迅速衰减并趋于稳态时的反向饱和电流。当外加电压由反向突然变为正向时,要等到PN结内部建立起足

3、够的电荷梯度后才开始有扩散电流形成,因而正向电流的建立稍微滞后一点。反向恢复时间(几纳秒内)反向恢复时间即存储电荷消失所需要的时间,它远大于正向导通所需要的时间。这就是说,二极管的开通时间是很短的,它对开关速度的影响很小,以致可以忽略不计。因此,影响二极管的开关时间主要是反向恢复时间,而不是开通时间。§3.2.2二极管与门Y=A·BABY§3.2.3二极管或门Y=A+B3.3CMOS门电路§3.3.1MOS管的开关特性在CMOS集成电路中,以金属-氧化物-半导体场效应管(MOS管)作为开关器件。一

4、、MOS管的结构和工作原理PNNGSD金属铝两个N区SiO2绝缘层P型衬底导电沟道GSDN沟道增强型源极栅极漏极vGS=0时PNNGSDvGSvDSiD=0D、S间相当于两个背靠背的PN结SDB不论D、S间有无电压,均无法导通,不能导电。PNNGSDVDSVGSvGS>0时vGS足够大时(vGS>VGS(th)),形成电场G—B,把衬底中的电子吸引到上表面,除复合外,剩余的电子在上表面形成了N型层(反型层)为D、S间的导通提供了通道。VGS(th)称为阈值电压(开启电压)源极与衬底接在一起N沟道可

5、以通过改变vGS的大小来控制iD的大小。二、MOS管的输入、输出特性对于共源极接法的电路,栅极和衬底之间被二氧化硅绝缘层隔离,所以栅极电流为零。输出特性曲线(漏极特性曲线)夹断区(截止区)用途:做无触点的、断开状态的电子开关。条件:整个沟道都夹断特点:可变电阻区特点:(1)当vGS为定值时,iD是vDS的线性函数,管子的漏源间呈现为线性电阻,且其阻值受vGS控制。(2)管压降vDS很小。用途:做压控线性电阻和无触点的、闭合状态的电子开关。条件:源端与漏端沟道都不夹断恒流区:(又称饱和区或放大区)特

6、点:(1)受控性:输入电压vGS控制输出电流(2)恒流性:输出电流iD基本上不受输出电压vDS的影响。条件:(1)源端沟道未夹断(2)漏端沟道予夹断用途:可做放大器和恒流源。三、MOS管的基本开关电路当vI=vGSVGS(th)且vI继续升高时,MOS管工作在可变电阻区。MOS管导通内阻RON很小,D-S间相当于闭合的开关,vO≈0。四、MOS管的四种基本类型GSDN沟道耗尽型GSDN沟道增强型GSDP沟道增

7、强型GSDP沟道耗尽型在数字电路中,多采用增强型。§3.3.2CMOS反相器工作原理PMOS管NMOS管CMOS电路VDDT1T2vIvO一、电路结构当NMOS管和PMOS管成对出现在电路中,且二者在工作中互补,称为CMOS管(意为互补)。VDDTPTNvIvOvI=0截止vo=“1”导通vI=1VDDT1T2vIvO导通vo=“0”截止静态下,无论vI是高电平还是低电平,T1、T2总有一个截止,因此CMOS反相器的静态功耗极小。二、电压传输特性和电流传输特性电压传输特性阈值电压VTHT1导通T2

8、截止T2导通T1截止T1T2同时导通电流传输特性T2截止T1截止CMOS反相器在使用时应尽量避免长期工作在BC段。输入低电平时噪声容限:在保证输出高、低电平基本不变的条件下,输入电平的允许波动范围称为输入端噪声容限。输入高电平时噪声容限:三、输入端噪声容限噪声容限--衡量门电路的抗干扰能力。噪声容限越大,表明电路抗干扰能力越强。测试表明:CMOS电路噪声容限VNH=VNL=30%VDD,且随VDD的增加而加大。因为MOS管的栅极和衬底之间存在着以SiO2为介质的输入电容,而绝缘介质

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。