复杂可编程逻辑器.ppt

复杂可编程逻辑器.ppt

ID:51604374

大小:2.01 MB

页数:42页

时间:2020-03-25

复杂可编程逻辑器.ppt_第1页
复杂可编程逻辑器.ppt_第2页
复杂可编程逻辑器.ppt_第3页
复杂可编程逻辑器.ppt_第4页
复杂可编程逻辑器.ppt_第5页
资源描述:

《复杂可编程逻辑器.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章复杂可编程逻辑器件2.1CPLD概述2.2Lattice公司的CPLD2.3Altera公司的CPLD1EDA技术与数字系统设计第2章复杂可编程逻辑器件2.1CPLD概述复杂可编程逻辑器件(CPLD)是在EPLD的基础上改进而发展起来的,它采用EEPROM工艺,具有高密度、高速度和低功耗等优点。与EPLD相比,CPLD增加了内部连线,并对逻辑宏单元和I/O单元做了重大改进,从而改善了系统的性能,提高了器件的集成度。尤其是在CPLD中引入在系统编程(ISP)技术后,使CPLD的应用更加方便灵活,深受设计人员的青睐,现

2、已成为电子系统设计的首选器件之一。2EDA技术与数字系统设计第2章复杂可编程逻辑器件2.1CPLD概述目前,生产CPLD器件的著名公司主要有美国的Altera、AMD、Lattice、Cypress和Xilinx等公司。CPLD的产品多种多样,器件的结构也有很大的差异,但大多数公司的CPLD仍使用基于乘积项的阵列型单元结构。例如,Altera公司的MAX系列CPLD产品、Xilinx公司和Lattice公司的CPLD产品都采用可编程乘积项阵列结构。3EDA技术与数字系统设计第2章复杂可编程逻辑器件2.1CPLD概述基于乘

3、积项阵列型CPLD的组成:●可编程内部连线●逻辑块●I/O单元4EDA技术与数字系统设计第2章复杂可编程逻辑器件●可编程内部连线为各逻辑块之间,以及逻辑块和I/O单元之间提供互连网络,实现信号连线。包括实现乘积项的与阵列、乘积项分配和逻辑宏单元等,用于实现各种逻辑功能。用于实现信号从器件输出,以及为输入信号提供输入通道。通常具有输入、输出和双向I/O模式。●逻辑块●I/O单元5EDA技术与数字系统设计第2章复杂可编程逻辑器件2.2Lattice公司的CPLDLattice公司是世界上最早生产PLD器件和首先推出ISP技术

4、的公司。该公司将ISP技术与E2CMOS相结合,生产了多种高性能的CPLD产品,主要有ispLSI和ispMACH两大系列。该公司除了生产CPLD和FPGA器件外,还开发了在系统可编程模拟器件(ispPAC),是世界上第三大可编程器件的供应商。6EDA技术与数字系统设计第2章复杂可编程逻辑器件ispLSI系列的CPLD是一种在系统可编程逻辑器件(ISPLD),它采用E2CMOS工艺,具有集成度高、功耗低、擦除和编程时间短等特点,并且在系统编程次数可在10000次以上。在系统可编程(ISP)是指编程器件可直接安装在用户自己

5、设计的系统电路板上,通过计算机的并行接口和专用的编程电缆,对器件进行直接编程,并且可以反复编程,从而使器件具有用户所需要的逻辑功能。2.2.1ispLSI器件简介7EDA技术与数字系统设计第2章复杂可编程逻辑器件ispLSI器件分为六个系列,分别为:●ispLSI1000系列●ispLSI2000系列●ispLSI3000系列●ispLSI5000系列●ispLSI6000系列●ispLSI8000系列2.2.1ispLSI器件简介为通用系列,内部约有2000~8000个PLD等效门,适用于高速编码、总线管理、LAN或D

6、MA控制等。为高速系列,内部约有1000~6000个PLD等效门,有较多I/O端口,适用于高速计数、定时及高速RISC/CISC微处理器的接口。为高性能、高密度器件,其集成度达8000~14000个PLD等效门,可容纳规模较大的逻辑系统,适用于数字信号处理、图形处理、数据加密、解密和压缩等。为超宽输入高密度器件,其基本结构与ispLSI3000系列类似。密度更高、结构更加复杂,集成密度可达25000个PLD等效门,内部提供了存储器、寄存器和计数器等子模块,可容纳大规模的逻辑系统,适用的范围更加广泛。为超高密度系列,是最新

7、推出的多寄存器超大结构器件,其规模为25000~43750个PLD等效门。8EDA技术与数字系统设计第2章复杂可编程逻辑器件ispLSI系列CPLD的特点如下:①采用乘积项阵列结构;②采用先进的ISP技术,能重复编程擦写上万次;③具有加密功能。2.2.1ispLSI器件简介9EDA技术与数字系统设计第2章复杂可编程逻辑器件2.2.2ispLSI器件的结构1.ispLSI1016的结构10EDA技术与数字系统设计第2章复杂可编程逻辑器件1.ispLSI1016的结构ispLSI1016是由2个宏块(Megablock)、1

8、个全局布线区(GRP)、32个I/O单元、1个时钟分配网络,以及在系统编程控制逻辑等组成。每个宏块中包括8个通用逻辑块(GLB)、1个输出布线区(ORP)、1个16位输入总线和18个引脚,其中16个为I/O引脚,2个为专用输入引脚。时钟信号(Y0~Y2)经时钟分配网络分配后,产生5个时钟信号,作为GLB的全局时钟和I

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。