计算机组织与结构第6章总线与接口组织.ppt

计算机组织与结构第6章总线与接口组织.ppt

ID:51615733

大小:1.61 MB

页数:100页

时间:2020-03-26

计算机组织与结构第6章总线与接口组织.ppt_第1页
计算机组织与结构第6章总线与接口组织.ppt_第2页
计算机组织与结构第6章总线与接口组织.ppt_第3页
计算机组织与结构第6章总线与接口组织.ppt_第4页
计算机组织与结构第6章总线与接口组织.ppt_第5页
资源描述:

《计算机组织与结构第6章总线与接口组织.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章总线与接口组织本章结构16.1互连结构26.2总线互连36.3总线标准及举例46.4外部总线接口6.1互连结构CPU、存储器和输入输出接口需要交换的信息种类:几种常见的部件互连结构环型全互连星型总线型6.2总线互连总线的基本概念总线互连结构总线的控制方式1.总线的基本概念总线(BUS)是一组信号线,用于将两个或两个以上部件连接起来,形成部件之间的公共通信通路,每个部件将自己的信号线与总线相连。总线具有以下两个最主要的特点:共享性。总线是供所有部件进行通信所共享的,任何两个部件之间的数据传输都是通过共享的公共总线进行的。独占性。一旦有一个部件占用总线与另

2、一个部件进行数据通信,其它部件就不能再使用总线,也就是说,一个部件对总线的使用是独占的。根据总线的功能划分,总线包括地址总线(AddressBus,AB)数据总线(DataBus,DB)控制总线(ControlBus,CB)另外,总线也提供电源线和接地线等。地址总线:地址总线上传送的是由CPU等主设备发往从设备的地址信号。当CPU对存储器或I/O接口进行读写时,必须首先给出所要访问的存储器单元的地址或I/O端口的地址,并在整个读写周期一直保持有效。数据总线:数据总线上传送的是各部件之间交换的数据信息。数据总线通常是双向的,即数据可以是由从设备发往主设备(称为

3、读或输入),也可以是由主设备发往从设备(称为写或输出)。控制总线:控制总线上传送的是一个部件对另一个部件的控制或状态信号,如CPU对存储器的读、写控制信号,外部设备向CPU发出的中断请求信号等。总线按其所连接的不同部件或设备划分包括以下几类:系统总线局部总线外部总线系统总线:用于将CPU、存储器和输入输出接口及I/O通道连接起来的一组信号线就称为系统总线。例:ISA、EISA、MCA、STD、VME、MultiBus、PCMCIA、PCI等。局部总线:随着计算机对CPU访存速度和图像处理速度的要求越来越高,现代机器往往采用多总线结构设计,即将CPU与存储器及

4、显示器适配器相连接的信号线从系统总线中分离出来,形成CPU与存储器和CPU与显示器适配器之间的专用总线,称为局部总线。外部总线:外部总线主要是指计算机与计算机、计算机与外部设备之间的通信总线。例如,用于微型计算机之间进行串行数据通信之用的RS-232/RS-485接口标准,近几年发展和流行起来的微机与外部设备之间的USB和IEEE1394通用串行总线接口标准等。衡量总线性能的主要技术指标是总线带宽,它是指总线所能达到的最高数据传输率,单位是兆字节/秒(MB/s)。2.总线互连结构计算机各部件之间的总线互连结构随着计算机性能的不断提高也在不断发生着变化,这种变

5、化主要体现在两个方面:一是由单总线结构向多总线结构发展;二是通过增加局部总线,提高CPU与一些部件之间数据交换的速度。单总线结构:CPU、存储器和各种设备接口之间通过单条总线相连局部总线结构多总线结构:根据所连接部件或设备性能的不同,在机器系统中配置多条总线,原则上根据部件或设备的速度进行分类,将高速部件通过高速总线与CPU互连,低速部件通过低速总线与CPU互连。多总线结构例3.总线的控制方式总线的仲裁总线的定时总线的数据传输总线的仲裁对主设备占用总线进行裁决。按照总线仲裁电路的位置不同,仲裁方式分为集中式仲裁和分布式仲裁两种。集中式仲裁:由一个称为总线控制

6、器或仲裁器的硬件设备负责对多个主设备使用总线申请的裁决。常用的集中式仲裁方式主要有:链式查询方式、计数器定时查询方式和独立请求方式等。采用独立请求方式的集中式总线仲裁电路图分布式仲裁:总线仲裁电路分散于连接在总线上的各个主设备中。分布式仲裁不需要中央仲裁器,每个主设备都有自己的仲裁号和仲裁器。当它们有总线请求时,把它们唯一的仲裁号发送到共享的仲裁总线上,每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大,则它的总线请求不予响应,并撤消它的仲裁号。最后,获胜者的仲裁号保留在仲裁总线上。总线的定时总线的定时是指为完成一次总线操作主、从设备所给

7、出的地址、数据及控制信号在时序上的关系。总线的时序关系分为同步时序和异步时序。同步时序:总线中包含有一条时钟信号线,总线上的所有操作都与时钟信号同步。时钟信号是一个由等宽的高、低电位交替出现的规则信号,一次高、低电位的交替称为一个时钟周期。每一个时钟周期中都含有一个上升沿和一个下降沿,总线上的操作正是通过由时钟周期的上升沿或下降沿触发来实现同步的。一个典型的同步总线操作时序同步时序的优点是控制简单、实现容易;缺点是对各种操作来说总线周期往往是相同的,这对于短操作(所需时间短)来说,在时间上就有些浪费。异步时序:在异步时序中,后一操作出现在总线上的时刻取决于前

8、一操作的发生,即前后操作建立在应答式基础上,各种操作

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。