EDA技术应用 龚江涛电子教案项目五 秒表.ppt

EDA技术应用 龚江涛电子教案项目五 秒表.ppt

ID:51617322

大小:716.00 KB

页数:24页

时间:2020-03-26

EDA技术应用 龚江涛电子教案项目五 秒表.ppt_第1页
EDA技术应用 龚江涛电子教案项目五 秒表.ppt_第2页
EDA技术应用 龚江涛电子教案项目五 秒表.ppt_第3页
EDA技术应用 龚江涛电子教案项目五 秒表.ppt_第4页
EDA技术应用 龚江涛电子教案项目五 秒表.ppt_第5页
资源描述:

《EDA技术应用 龚江涛电子教案项目五 秒表.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《EDA技术应用》项目课件项目七秒表的VHDL设计一、项目描述设计一个带2位数码管显示的10进制秒表在数码管上循环显示0~99,利用学习开发板上时钟脉冲作为计数脉冲。每计一个脉(即每秒钟),显示内容加一,并输出显示在数码管上。1.项目任务一、项目描述2.项目目标序号类别目标一知识点掌握process语句的使用掌握VHDL的顺序语句的使用掌握用元件例化语句实现多个子模块连接的设计方法。掌握VHDL设计同步、异步时序逻辑电路二技能熟练掌握QuartusII软件的文本输入设计方法会使用VHDL的顺序语句设计同步、异步时序逻辑电路掌握QuartusII软件对各个子模块程序单独进行

2、编译、仿真的方法三职业素养学生的沟通能力及团队协作精神良好的职业道德质量、成本、安全、环保意识设计的规范性二、项目资讯进程语句(ProcessStatements)顺序语句(SequentialStatements)其它语句VHDL的程序包、库及其配置(参见专题课件相应内容)四项内容三、项目分析1.系统功能分析在EPM240内部设计二个十进制秒表,分别表示秒表的个位和十位对外部脉冲进行计数实现。采用动态扫描,轮流把秒表的个位数和十位送到数码管上显示,即当第一个扫描时钟来时,将个位计数值送至数码管显示,下一个脉则送出十位计数值,循环执行。从开发板上引入二路时钟信号,一路用于

3、计数,另一路用来扫描。计数时钟频率为1Hz,扫描时钟应大于24Hz。三、项目分析2.硬件电路设计秒表电路完全由CPLD内部电路实现,显示电路由外部的2位数码管来完成秒脉冲和扫描脉冲由外部数字时钟源提供,输出分别连接到数码管的位选和段码。三、项目分析3.软件设计思路在较复杂的PLD设计中,采用自顶向下的设计方法。首先应将设计项目分解成若干个较小的功能子模块,然后再通过一个顶层模块把所有功能子模块连接起来。秒表分解成计数、动态扫描和数码管显示译码三大功能子模块以及一个顶层模块。所有模块全部可以采用VHDL语言来设计,其中数码管显示译码模块可以直接采用项目六设计好的程序。而顶层

4、模块利用VHDL语言中的元件例化语句来实现。三、项目分析--Count.vhd计数模块…………ENTITYCOUNTisPORT(CNT_CLK:INSTD_LOGIC;--秒计数脉冲COUNT_BIT:outSTD_LOGIC_VECTOR(3DOWNTO0);--数码管个位BCD码输出COUNT_TEN:outSTD_LOGIC_VECTOR(3DOWNTO0));--数码管十位BCD码输出ENDCOUNT;--*******************************************************************************

5、******ARCHITECTUREaOFCOUNTISSIGNALNUM_BIT,NUM_TEN:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CNT_CLK)BeginIFCNT_CLK'EventANDCNT_CLK='1'thenIFNUM_BIT=9THENNUM_BIT<="0000";IFNUM_TEN=9THENNUM_TEN<="0000";ELSENUM_TEN<=NUM_TEN+1;ENDIF;ELSENUM_BIT<=NUM_BIT+1;ENDIF;ENDIF;ENDPROCESS;COUNT_BIT<=NUM_B

6、IT;COUNT_TEN<=NUM_TEN;ENDa;三、项目分析--scan.vhd扫描模块…………ENTITYSCANisPORT(CLK:INSTD_LOGIC;--扫描时钟COUNT_BIT:INSTD_LOGIC_VECTOR(3DOWNTO0);--个位BCD码输入COUNT_TEN:INSTD_LOGIC_VECTOR(3DOWNTO0);--十位BCD码输入COUNT_OUT:OUTSTD_LOGIC_VECTOR(3DOWNTO0);--BCD码输出SEL:OUTSTD_LOGIC_VECTOR(2DOWNTO0));--数码管位选ENDSCAN;--*

7、************************************************************************************ARCHITECTUREaOFSCANISSIGNALSEL_BIT:STD_LOGIC_VECTOR(2DOWNTO0);BEGINPROCESS(CLK)BeginIFCLK'EventANDCLK='1'thenSEL_BIT<=SEL_BIT+1;ENDIF;ENDPROCESS;WITHSEL_BITSELECTCOUNT_OUT<=COUNT_TEN

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。