王永军全套配套课件数字逻辑与数字系统设计 第2章 门电路.ppt

王永军全套配套课件数字逻辑与数字系统设计 第2章 门电路.ppt

ID:51624614

大小:2.52 MB

页数:116页

时间:2020-03-26

王永军全套配套课件数字逻辑与数字系统设计 第2章 门电路.ppt_第1页
王永军全套配套课件数字逻辑与数字系统设计 第2章 门电路.ppt_第2页
王永军全套配套课件数字逻辑与数字系统设计 第2章 门电路.ppt_第3页
王永军全套配套课件数字逻辑与数字系统设计 第2章 门电路.ppt_第4页
王永军全套配套课件数字逻辑与数字系统设计 第2章 门电路.ppt_第5页
资源描述:

《王永军全套配套课件数字逻辑与数字系统设计 第2章 门电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章逻辑门电路本章主要内容:2.1基本逻辑门电路2.2CMOS逻辑门电路2.3TTL逻辑门电路2.4ECL电路2.5CMOS电路与TTL电路的接口2.1基本逻辑门电路2.1.1二极管门电路1.二极管与门电路用二极管实现的与门电路如图2-1所示,A、B为两个输入逻辑变量,F为输出逻辑函数。(b)逻辑符号(a)电路原理图2-1二极管与门电路设Vcc=5V,A、B输入高、低电平分别为VIH=3V,VIL=0V,二极管D1、D2的正向导通压降VD=0.7V。当A、B输入都与高电平相连,即3V,此时,两个二极

2、管都正向偏置,输出电压约为3.7V,有电流从5V电源经电阻、二极管到输入,如图2-2(a)所示。(a)两个输入端都为高电平(b)A端为低电平、B端为高电平图2-2二极管与门电路的工作状态当A输入与低电平相连,即0V,B输入与高电平相连,即3V,此时,二极管D1正向偏置,而二极管D2反向偏置(阳极为0.7V,阴极为3V),有电流从5V电源经二极管D1到“地”,输出电压约为0.7V,如图2-2(b)所示。(a)两个输入端都为高电平(b)A端为低电平、B端为高电平图2-2二极管与门电路的工作状态同理,只要有

3、一个输入为低电平(0V),则必有一个二极管导通,使输出为低电平(0.7V)。只有A、B两个输入同时为高电平(3V)时,输出才为高电平(3.7V)。输出与输入的电平关系见表2-1。表2-1二极管与门电路的电平关系如果采用正逻辑表示法,高电平用逻辑1状态表示;低电平用逻辑0状态表示,则可将表2-1改写成真值表,见表2-2。显然,F和A、B是与逻辑关系。表2-2与逻辑真值表2.二极管或门电路用二极管实现的或门电路如图2-3所示,A、B为两个输入逻辑变量,F为输出逻辑函数。(b)逻辑符号(a)电路原理图2-3

4、二极管或门电路设A、B输入的高、低电平分别为3V和0V,二极管D1、D2的正向导通压降为0.7V。当A、B输入都与低电平相连,即0V,此时,两个二极管都截止,输出电压VF为0V。当A输入与高电平相连,即3V,B输入与低电平相连,即0V,此时,二极管D1正向偏置,输出电压VF为2.3V,而二极管D2反向偏置(阳极为0V,阴极为2.3V),有电流从A输入端经二极管D1到地,如图2-4所示。图2-4二极管或门电路的工作状态同理只要有一个输入为高电平(3V),则必有一个二极管导通,使输出为高电平(2.3V)。

5、只有A、B两个输入同时为低电平0V时,输出才为低电平(0V)。输出与输入的电平关系见表2-3。如果采用正逻辑表示法,高电平用逻辑1状态表示;低电平用逻辑0状态表示,则可将表2-3改写成真值表,见表2-4。显然,F和A、B是或逻辑关系。表2-3二极管或门电路的电平关系表2-4或逻辑真值表2.1.2晶体管非门电路用NPN型晶体管实现的非门电路如图2-5所示,A为输入逻辑变量,F为输出逻辑函数。(b)逻辑符号(a)电路原理图2-5晶体管非门电路当输入端A与低电平相连,即0V,此时,晶体管截止,IB=0,IC

6、=0,输出电压VF=+VCC,即输出端F为高电平;当输入端A与高电平相连,即VIH,此时,只要电路参数选择合适,保证晶体管工作在深度饱和状态,集电极-发射极视为短路,输出电压VF=0V,输出端F为低电平。显然,F和A是非逻辑关系,即。由于输出与输入的电平是反相关系,所以非门电路又叫做反相器。(b)逻辑符号(a)电路原理图2-5晶体管非门电路[例2-1]在图2-5(a)所示的电路中,若+Vcc=+5V,-VBB=-5V,RC=1kΩ,R1=4.7kΩ,R2=10kΩ,晶体管的电流放大系数β=20,饱和压

7、降VCES=0.1V,输入的高、低电平分别为VIH=5V,VIL=0V,试计算输入为高电平和低电平时对应的输出电平。解:首先由图2-5(a)示电路求出b、e两端断开时B点电位vB。当三极管的b、e两端断开时,电阻R1与R2串联,故B点电位vB为当vI=VIL=0V时,由式(2-1)得到这时,将晶体管的b、e两端接入电路,由于加在b、e上的是反向电压,故晶体管截止,iC=0,输出电压vO=+VCC=+5V,所以输出为高电平。当vI=VIH=5V时,由式(2-1)得到这时将晶体管的b、e两端接入电路,则加

8、在b、e上的是正向电压,晶体管导通,b、e上的电压为0.7V,则B点电位vB=0.7V。此时基极电流iB为而晶体管深度饱和时的基极电流IBS为因为iB>IBS,故晶体管处于深度饱和状态,输出电压vO=VCES=0.1V≈0V,输出为低电平。2.2CMOS逻辑门电路2.2.1MOS管及其开关模型1.MOS管MOS管按导电沟道分有N沟道MOS管和P沟道MOS管两种类型;按工作方式分有增强型和耗尽型两种类型。常用的增强型MOS管的表示符号如图2-6所示。N沟道

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。