Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc

Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc

ID:51654930

大小:90.34 KB

页数:8页

时间:2020-03-14

Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc_第1页
Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc_第2页
Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc_第3页
Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc_第4页
Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc_第5页
Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc_第6页
Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc_第7页
Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc_第8页
资源描述:

《Silabs Si5391宽带PLL和高性能时钟发生器解决方案.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、SilabsSi5391宽带PLL和高性能时钟发生器解决方案  SilabsSi5391宽带PLL和高性能时钟发生器解决方案时间2019-10-1711:34:24中电网Silabs公司的Si5391是采用新一代MultiSynth技术的宽带PLL,能提供业界最多种类和高性能的时钟发生器.PLL锁住XA/XB间的外接晶振或连接到XA/XB或IN0,1,2的外接时钟.分数或整数的倍频器选择输入时钟或晶振频率高达很高的频率,由MultiSynth输出级进行分频到输出端100Hz到1GHz间的任一频率.MultiSynth级能由分数或整数值进行分频,高

2、分辨率MultiSynth分频器能使真正的任一输入频率到输出端的任一频率.输出分频器提供灵活的输出格式,可以在每个输出端进行独立配置.该时钟发生器完全通过串行接口(I2C/SPI)和电路中可编程非易失存储器进行配置.Si5391具有超低抖动性能,精密校准是为69fsRMS,整数模式为75fsRMS,分数模式为115fsRMS,输入频率为外接晶振(25MHz-54MHz),差分时钟为10-750MHz,LVCMOS时钟为10到250MHz;输出频率范围,差分为100Hz-1028MHz,LVCMOS为100Hz-250MHz,高度可配置输出和LVD

3、S,LVPECL,LVCMOS,CML以及HCSL兼容,并可编程信号幅度.主要用在100G/200G/400G应用上.本文介绍了Si5391主要特性和详细特性,功能框图,SerDes应用框图以及评估板Si5391A-A-EVB主要特性,框图和连接图,电路图,材料清单和PCB设计图.TheSi5391binesawidebandPLLwithnextgenerationMultiSynthtechnologytooffertheindustry’smostversatileandhighperformanceclockgenerator.ThePL

4、LlockstoeitheranexternalcrystalbetweenXA/XBortoanexternalclockconnectedtoXA/XBorIN0,1,2.AfractionalorintegermultipliertakestheselectedinputclockorcystalfrequencyuptoaveryhighfrequencythatisthendividedbytheMultiSynthoutputstagetoanyfrequencyintherangeof100Hzto1GHzoneachoutput.

5、TheMultiSynthstagecandividebybothintegerandfractionalvalues.Thehigh-resolutionfractionalMultiSynthdividersenabletrueany-frequencyinputtoanyfrequencyonanyoftheoutputs.Theoutputdriversofferflexibleoutputformatswhichareindependentlyconfigurableoneachoftheoutputs.Thisclockgenerat

6、orisfullyconfigurableviaitsserialinterface(I2C/SPI)andincludesin-circuitprogrammablenon-volatilememory.Theany-frequency,any-outputSi5391clockgeneratorsbineawide-bandPLLwithproprietaryMultiSynth?fractionalsynthesizertechnologytoofferaversatileandhighperformanceclockgeneratorpl

7、atform.Thishighlyflexiblearchitectureiscapableofsynthesizingawiderangeofintegerandnon-integerrelatedfrequenciesupto1GHzon12differentialclockoutputswhiledeliveringsub-100fsrmsphasejitterperformanceoptimizedfor100G/200G/400Gapplications.Eachoftheclockoutputscanbeassigneditsownf

8、ormatandoutputvoltageenablingtheSi5391toreplacemultipleclockICsandos

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。