欢迎来到天天文库
浏览记录
ID:51775397
大小:581.45 KB
页数:22页
时间:2020-03-15
《组合逻辑电路7、8、9节.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、4.7比较器导读:在这一节中,你将学习:n数值比较器的概念n一位数值比较器电路n集成数值比较器及应用用来完成两个二进制数A、B大小比较的逻辑电路称为数值比较器,简称比较器。其比较结果有A>B、A
2、L1(A>B)L2(A
3、B2A1B1A0B0A'>B'A'BAB3A3B2A2B1A1B0A04、× ×× × ×100010001100010100010100010100010100010001真值表中的输入变量包括八个比较输入端A3、B3、A2、B2、A1、B1、A0、B0和三个级联输入端A'>B'、A'5、和引脚图4.7.3集成数值比较器应用举例数值比较器就是比较两个二进制数的大小,如果二进制数的位数比较多,就需将几片数值比较器连接进行扩展,数值比较器的扩展方式有并联和串联两种。图4-59为两片四位二进制数值比较器串联扩展为八位数值比较器。图4-60为五片四位二进制数值比较器并联扩展为十六位数值比较器。图4-59两片四位二进制数值比较器串联扩展图4-60五片四位二进制数值比较器并联扩展自测练习1.将二进制数A=1011和B=1010作为74LS85的输入,则其三个数据输出端L1(A>B)为(),L26、(A>B)为()和L3(A=B)为()。2.74LS85不进行级联时,其三个级联输入端A'>B'、A'7、第一章中我们学过BCD码分为有权码和无权码,有权码有8421BCD码、5421BCD码在、2421BCD码等,无权码有格雷码和余三码等。在数字电路中,通常需要对两种不同的代码进行转换,下面我们研究一下BCD码之间的转换方法。例4-24将8421BCD码转换成5421BCD码。解:表4-26表示8421BCD码和5421BCD码的关系。通过表4-26可知,当两种代码表示的数小于等于4时,对应的代码是一致的,当大于4时,将8421BCD码的码值当作二进制数,加上0011所对应的值就是相应的5421BC8、D码。表4-268421BCD码与5421BCD码的关系N8421BCD5421BCD012345678900000001001000110100010101100111100010010000000100100011010010001001101010111100本题可用加法器进行设计,电路应含有一个判4电路,当8421BCD码大于4时对它加0011,小于等于4时加0000。大于4的最小项见图4-61。图4-61大于4的最小项大于4的条件为:,则所设计的逻辑电路图如图4-62所示
4、× ×× × ×100010001100010100010100010100010100010001真值表中的输入变量包括八个比较输入端A3、B3、A2、B2、A1、B1、A0、B0和三个级联输入端A'>B'、A'
5、和引脚图4.7.3集成数值比较器应用举例数值比较器就是比较两个二进制数的大小,如果二进制数的位数比较多,就需将几片数值比较器连接进行扩展,数值比较器的扩展方式有并联和串联两种。图4-59为两片四位二进制数值比较器串联扩展为八位数值比较器。图4-60为五片四位二进制数值比较器并联扩展为十六位数值比较器。图4-59两片四位二进制数值比较器串联扩展图4-60五片四位二进制数值比较器并联扩展自测练习1.将二进制数A=1011和B=1010作为74LS85的输入,则其三个数据输出端L1(A>B)为(),L2
6、(A>B)为()和L3(A=B)为()。2.74LS85不进行级联时,其三个级联输入端A'>B'、A'
7、第一章中我们学过BCD码分为有权码和无权码,有权码有8421BCD码、5421BCD码在、2421BCD码等,无权码有格雷码和余三码等。在数字电路中,通常需要对两种不同的代码进行转换,下面我们研究一下BCD码之间的转换方法。例4-24将8421BCD码转换成5421BCD码。解:表4-26表示8421BCD码和5421BCD码的关系。通过表4-26可知,当两种代码表示的数小于等于4时,对应的代码是一致的,当大于4时,将8421BCD码的码值当作二进制数,加上0011所对应的值就是相应的5421BC
8、D码。表4-268421BCD码与5421BCD码的关系N8421BCD5421BCD012345678900000001001000110100010101100111100010010000000100100011010010001001101010111100本题可用加法器进行设计,电路应含有一个判4电路,当8421BCD码大于4时对它加0011,小于等于4时加0000。大于4的最小项见图4-61。图4-61大于4的最小项大于4的条件为:,则所设计的逻辑电路图如图4-62所示
此文档下载收益归作者所有