《时序逻辑电路简》PPT课件.ppt

《时序逻辑电路简》PPT课件.ppt

ID:52089119

大小:2.08 MB

页数:67页

时间:2020-03-31

《时序逻辑电路简》PPT课件.ppt_第1页
《时序逻辑电路简》PPT课件.ppt_第2页
《时序逻辑电路简》PPT课件.ppt_第3页
《时序逻辑电路简》PPT课件.ppt_第4页
《时序逻辑电路简》PPT课件.ppt_第5页
资源描述:

《《时序逻辑电路简》PPT课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第9章触发器和时序逻辑电路1概述:在上章所讨论的门电路及其组合逻辑电路中,它们的输出变量状态完全由当时输入变量的组合状态来决定,而与电路原来的状态无关,也就是组合电路不具有记忆功能。但在数字系统中,为了能实现按一定程序进行运算,需要记忆功能。本章讨论的触发器及其组成的时序逻辑电路,它们的输出状态不但决定于当时的输入状态,而且还与电路原来的状态有关,即时序电路具有记忆功能。29.1双稳态触发器概述基本RS触发器同步RS触发器JK触发器D触发器T触发器和T’触发器触发器逻辑功能的转换时序逻辑电路简单分析3双

2、稳态触发器所谓双稳态触发器,就是指有两个稳定状态,一个称为‘1’状态,一个称为‘0’状态。而且,电路可以工作在两个稳定状态的任意一个,所以,称为双稳态触发器。在外加触发信号的作用下,触发器可以由一种稳定状态翻转(转换)为另一种稳定状态。而且,在外加触发信号过后,电路能保持翻转后的状态不变,这就是触发器的记忆功能。触发器的逻辑功能常用逻辑状态表、状态方程和波形图表示。根据电路结构和逻辑功能的不同特点,触发器分为基本RS触发器、同步RS触发器和主从型JK触发器以及D触发器、T触发器和T’触发器等。4(1).

3、电路的组成——输入端——输出端基本RS触发器由两个与非门组成。两个与非门各有一个输出端和输入端交叉连接,形成反馈。1.基本RS触发器5*输入端:(初态输出端可能Q=1,也可能Q=0)结果:此后即使输入全变为1,输出也不改变。(2).基本RS触发器工作状态分析*输入端:结果:(初态输出端可能Q=1,也可能Q=0)此后即使输入全变为1,输出也不改变。直接置“0”端直接置“1”端—触发器处于0态—触发器处于1态6*输入端:则两个与非门都将使输出由1向0转换,如果A门的速度快,则Q=0,反之,Q=1。也就是说,

4、当两个输入端同时由0变为1时,触发器的输出状态不确定。输出这时,如果两个输入端同时变为1,即:所以:的输入状态组合是不允许的,使用时,必须注意避免。107*输入端:若初态Q=1,则保持原状态不变。若初态Q=0,则8(3).触发器的记忆触发器在外加触发信号的作用下,输出状态发生变化。此后,若触发信号去掉,触发器能保持翻转后的状态(0或1)不变,即能闩锁在翻转后的状态,这就是触发器的记忆功能。(4).触发器的状态表触发器在任一时刻的输出不仅与当时的输入有关,而且还与电路原来的状态有关。用状态表表示输出和输入

5、间的逻辑关系时,必须考虑触发器原来的输出状态。用Qn表示原来的输出状态,称为原态,用Qn+1表示触发器的下一个输出状态,称为次态。这样得出的状态表称为触发器逻辑状态转换表。9基本RS触发器的状态表不定100不定000111100111110101001010001不定0011110001状态简表10基本RS触发器的状态表不定100不定000111100111110101001010001由状态表可得逻辑函数表达式11(1).构成思路:基本RS触发器的缺点在于输入端的信号一旦发生变化,输出随之发生变化,而

6、无法在时间上加以控制。实际应用中,往往要求触发器的翻转由外加脉冲信号来控制。当脉冲信号出现时,触发器才开始工作,它是否翻转,还要取决于当时输入信号的组合。同步RS触发器2.同步RS触发器12(2).电路的特点:同步RS触发器R、S——数据输入端CP——时钟脉冲输入端当时钟脉冲CP不出现时,CP端为低电平,C门和D门都关闭,加在R、S端的输入信号不能通过C门和D门去影响基本RS触发器的输出状态。只有当时钟脉冲的上升沿出现时,CP端由低电平0跳变为高电平1,触发器才能根据R、S的输入情况而动作。所谓同步,就

7、是指触发器状态的改变只发生在时钟脉冲CP“1”态出现的时刻(上升沿),即数字系统中的各个触发器受同一个时钟脉冲的控制而步调一致的工作。0113(3).同步RS触发器的工作原理设:触发器的初始状态为同步RS触发器的逻辑状态简表如下:SnRnQn+110101000Qn11不定于是可写出逻辑关系表达式:01上沿工作14注意:使用时,不允许出现R=S=1的情况。SnRnQn+110101000Qn11不定例:设初态SRQCP15(5).空翻现象及改进措施触发器的主要用途之一就是计数,处于计数状态的触发器,要求

8、每来一个计数脉冲,其状态才改变一次。接成计数器的同步RS触发器工作情况分析:设每个与非门的平均传输延迟时间为tpd。触发器的现态设为0态(即:Q=0,Q=1),经技术鉴定,当CP=1时,要同步RS触发器能可靠的翻转,时钟脉冲的宽度必须大于3tpd。0101tp16可见,当CP脉冲的宽度大于3tpd后,再经过3tpd触发器又会翻转,回到原来的0状态。显然,当CP脉冲“1”态持续时间较长,触发器就会不停的多次翻转,达不到计数的目的,这就是所谓的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。