集成电路CAD期末复习题.pdf

《集成电路CAD期末复习题.pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、集成电路CAD�学习情境1在线习题：N/PMOS管版图设计一、单选题1.LVS的作用是检查所设计的版图是否与所设计的（）完全一致。结构图电路性能电路程序线路图2.要想将版图中的金属2与金属1实现电连接，需要在它们之间加上（）。viapoly_contactactive_contact都不需要3.MOS晶体管是一种（）控制器件。电压电流电阻电容4.即使版图中晶体管的尺寸与所对应的线路图完全一致，仿真的结果依然会有差异，主要原因是（）。版图仿真时参数选择上考虑了寄生效应晶体管的性能与尺寸无关实际是相同的，只是

2、仿真的结果有误差上述原因都不对5.根据版图设计规则中的（）最小宽度，可以确定器件最小沟道长度。activepolymetal1n_well6.在NMOS管或PMOS管的仿真波形中，都会有（）损失的情况出现。电流电容电压电感7.版图设计规则，原因是器件的几何图形受加工精度的限制，物理学上对器件图形大小和（）也有要求。精度形状间距层次8.设计规则通常用图形的最小宽度、最小间隔、最小伸展和最小（）来表达。长度尺寸形状重叠9.下面的版图设计规则，有关源区与源区距离的规则是（）。ActivetoN-Selectsp

3、acingActivetoActivespacingActivetoP-SelectspacingSelectEdgetoActCnt10.版图设计规则是由集成电路芯片制造公司的（），根据本公司工艺线的能力确定的。工艺工程师测试工程师设备工程师都不是二、判断题11.衬底或阱也被称为MOS晶体管的体（body或bulk）。是否12.在n阱CMOS工艺中，为保证电路功能，n阱要接在电路的最底电位。是否13.n阱除了可以用于制作PMOS晶体管外，还可以用来做电阻。是否14.PMOS晶体管的速度要高于NMOS晶体

4、管的速度，因为空穴的迁移率要比电子高。是否15.N/PMOS晶体管制作过程中带来的寄生效应是可以消灭的。是否16.设计中采用的晶体管最小尺寸，取决于选择制作IC的生产线的工艺水平。是否17.图形转移技术是集成电路主要工艺技术之一。是否18.光刻胶显影后，光照区域的光刻胶被去掉了，这个过程被称作为负胶处理。是否19.版图中的active是指晶体管的有源区。是否20.版图中的poly_contact，作用是有源区与金属的接触孔。是否�学习情境2在线习题：CMOS倒相器版图设计一、单选题1.CMOS倒相器是将N

5、MOS负载倒相器进行了改进，负载管用了PMOS管，这样改进的好处是电路()。速度快功耗低易制造体积小2.PN结二极管的电容，除了势垒电容外，还有扩散电容；对于势垒电容，PN结二极管无论如何偏置均存在，而对于扩散电容，则是当二极管（）时存在。零偏反偏正偏任意偏置3.CMOS倒相器电路的所有的电接触都是在芯片的()实现的。反面正面侧面任意面4.如果将一个CMOS倒相器的W/L设计的越大，那么它的容性驱动能力（）。越差越好不变前面三个答案都不对5.现代集成电路制作工艺有三个主要的工艺技术，下述工艺技术中，不是这

6、三个主要工艺技术的是（）。掺杂技术薄膜制作技术图形转移技术制版技术6.版图设计规则检查时，可以全部单元检查，也可以（）。多晶硅检查金属检查有源区检查区域检查7.MOS晶体管的（）越大，则晶体管呈现的电阻越小。精度形状间距层次8.版图（）是验证版图设计的主要方法。提取仿真测试检查9.版图提取定义文件可以用来识别元件和元件（）的连接关系。端口管脚导线电极10.版图设计中各图层颜色是不同的，通常兰色代表（）。金属1多晶硅有源区接触孔二、判断题11.CMOS倒相器工作时，电路没有瞬态功耗，但存在静态功耗。（）是否

7、12.CMOS倒相器版图中，需要在N阱中放置N有源区的原因是将PMOS管的衬底接地。（）是否13.CMOS倒相器版图中，需要在P型衬底中部分放置P有源区的原因是，与N阱中的N有源区相互对称。（）是否14.半导体掺杂的扩散工艺，通常分为预淀积和再分布两个工艺步骤，在再分布过程中，扩散层的结深会增加，扩散浓度会减少。（）是否15.LVS是将IC线路图的Schematicnetlist与IC版图的Layoutnetlist进行对比，通常不仅要求晶体管的数目、类型与电连接完全一致，也要求对应晶体管尺寸完全一致.(

8、)是否16.通常在设计CMOS倒相器时，P管的W/L是N管的1/2，目的是将电路的低电平噪声容限提高。（）是否17.光刻技术是集成电路制造中最关键的一道工序，随着集成电路的集成度越来越高，特征尺寸越来越大，对光刻的要求也越来越高。（）是否18.集成电路常用特征尺寸来评价集成电路生产线技术水平，如0.18um、0.13um等，特征尺寸是指双极型晶体管的基区宽度。（）是否19.对于所设计的逻辑电路，电路的延迟时间由电路的关键路径（