数字集成电路设计--第二章VLSI-特征尺寸缩小..ppt

《数字集成电路设计--第二章VLSI-特征尺寸缩小..ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章VLSI特征尺寸缩小工艺每2～3年出现一代特征尺寸缩小30％（为原来的0.7倍）门延时减少30％（工作频率提高43％）晶体管密度翻一倍每次翻转消耗的能量减少65％（在频率提高43％的情况下功耗节省50％）芯片尺寸每代增加14％尺寸缩小为了（1）尺寸更小（2）速度更快（3）功耗更低（4）成本更低2007－101《数字集成电路设计》尚佳彬第二章VLSI特征尺寸缩小2007－102《数字集成电路设计》尚佳彬第二章VLSI特征尺寸缩小2007－103《数字集成电路设计》尚佳彬第二章VLSI特征尺寸缩小2

2、007－104《数字集成电路设计》尚佳彬第二章VLSI特征尺寸缩小2007－105《数字集成电路设计》尚佳彬第二章VLSI特征尺寸缩小2007－106《数字集成电路设计》尚佳彬第二章VLSI特征尺寸缩小§2.1器件的尺寸缩小§2.2互连线的尺寸缩小§2.3面向高性能和低功耗的CMOS器件尺寸缩小2007－107《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小W,L缩小：VLSI技术的基础恒场律（全比例缩小）：理想模型，尺寸和电压按同一比例缩小恒压律：至今仍是最普遍的模型，仅尺寸缩小，电压保持不变一般化

3、：对今天最实用，尺寸和电压按不同比例缩小2007－108《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小一、恒场律（CE律）（一）原理：1．所有尺寸（纵，横，垂直）均÷S2．器件的（电源）电压÷S3．衬底浓度×S2007－109《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007－1010《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小(二)CE率所得到的结果：1.源／漏耗尽层宽度的变化：2.阈值电压变化：3.器件工作电流的变化：4.电路的延迟时间5.功耗：6.其它（见表格）2007－1011《数

4、字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007－1012《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007－1013《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007－1014《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007－1015《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007－1016《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007－1017《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小(三)CE律的优点与缺点：优点：1.集成密度提高了S2倍2.电路优

5、值减小了S3倍未改善:功率密度未改善问题:1.电流密度增加S倍2.VTH小使抗干扰差,次开启漏电流增加3.电源电压标准改变带来不便2007－1018《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小二、恒压律:（一）原理:1.VDD保持常数2.所有尺寸(W,L,tOX)÷S3.衬底浓度提高S2倍2007－1019《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小(二)恒压律的结果:1.源/漏结耗尽层宽度的变化:2.阈值电压的变化:13.器件工作电流的变化:S4.延时:5.功耗:S6.其它:(见表格)200

6、7－1020《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小(三)恒压律的优点与缺点:优点:1.电源电压不变2.集成密度提高S2倍3.电路优值减小S倍问题:1.电流密度增加S3倍2.功耗增加S倍3.功率密度增加S3倍4.沟道内电场增加S倍5.衬底浓度的增加使PN结寄生电容增加,速度下降2007－1021《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小三、一般化的尺寸缩小:(一)原理:1.器件尺寸缩小为2.电源电压为3.掺杂浓度为2007－1022《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007

7、－1023《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小(二)一般化尺寸缩小（电源电压不随尺寸缩小比例降低）时的限制因素:1、受限于长期使用的可靠性2、受限于载流子的极限速度3、受限于功耗2007－1024《数字集成电路设计》尚佳彬§2.1器件的尺寸缩小2007－1025《数字集成电路设计》尚佳彬§2.2互连线的尺寸缩小2007－1026《数字集成电路设计》尚佳彬§2.2互连线的尺寸缩小2007－1027《数字集成电路设计》尚佳彬§2.2互连线的尺寸缩小2007－1028《数字集成电路设计》尚佳彬§

8、2.2互连线的尺寸缩小一、互连线的理想尺寸缩小1、要区分局部互连线（SL=S>1）、全局互连线（SL=SC<1）以及连线长度保持不变（SL=1）注意：S>1,SC<12007－1029《数字集成电路设计》尚佳彬§2.2互连线的尺寸缩小2007－1030《数字集成电路设计》尚佳彬§2.2互连线的尺寸缩小二、互连线的恒电阻尺寸缩小互连线理想尺寸缩小存在的问题：导线电阻迅速增加，局部连线延时不变，但全局互连线延时每年增加50％（当S＝2.15及SC=0.94时