应用于局部放电检测的高速实时数据传输系统的设计与实现.pdf

《应用于局部放电检测的高速实时数据传输系统的设计与实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《电气自动化)2Ol1年第33卷第2期测量与检测技术Measurement＆DetectingTechnics应用于局部放电检测的高速实时数据传输系统的设计与实现贾勇勇姚林朋黄成军(上海交通大学电气工程系，上海200240)摘要：通过在FPGA中实现高速FIFO及DDR—SDRAM控制器，设计并实现了一种基于FPGA的高速实时数据传输系统。该系统可实现200MB／S的数据传输速率，解决了高速数据采集系统中数据传输速率受限的问题，完全满足对各种局部放电信号的检测要求。关键词：局部放电数据传输数据采集FPGADDR—SDRAM[中图分类号

2、]TM930．9；TN919[文献标识码]B[文章编号]1000-3886(2011)02-0082-04DesignandRealizationofaHigh·-speedandReal·—timeDataTransmissionSystemUsedforPartialDischargingDetectionJiaYongyongYaoLinpengHuangChengjun(DepartmentofElectricalEngineering，ShanghaiJiaoTongUniversity，Shanghai200240，Chi

3、na)Abstract：Thepaperintroducesthedesignofahigh—speedandreal—timedatatransmissionsystembasedonFPGAbyrealizationofhigh—speedFIFOandDDR—SDRAMcontroller．Thesystemcantransferdataataspeedofmorethan200MB／S，whichsolvesthelimitationofdatatransmissionspeedinhigh—speeddataacquisit

4、ionsystem．andeanbeusedforallkindsofpartialdischargingdetections．Keywords：partialdischargedatatransmissiondataacquisitionFPGADDR—SDRAMO引言同时，DDR控制器监视输出端的Ping—Pong结构FIFO，一旦有FIFO为空(EMPTY=1)，则从DDR—SDRAM中读出数据，并写人局部放电(以下简称局放)是影响电力系统稳定运行的重要为空的FIFO中。最后FIFO读控制器根据上位机的请求将数据因素之一，而高速

5、数据采集技术使检测局放信号并对局放源进行通过通信模块输出至上位机的数据总线上。在图1所示电路中，定位成为可能。对于超声局放信号，t0MSPS的采样率可满足检输入级FIFO的写入速度同A／D的采样速度，FIFO到DDR控制测要求，而将放电信号经包络检波后，1MSPS以下即可；然而对于器的数据传输速率为133×16／8=266MB／S，DDR．SDRAM采用超高频放电信号，对原始信号的采样需要数百甚至上千MSPS的MICRON公司的MT46V32M16～75内存芯片，该内存为DDR266采样速率，即使采用包络检波技术，采样率也需要保持在2

6、0MSPS芯片，即工作频率为133MHz，在时钟的上升沿和下降沿均传输左右。随着半导体技术的发展，A／D芯片的转换速度已经可达数十MSPS甚至数千MSPS，而上位机的处理速度也日渐强大，制约l6位数据，因此DDR控制器和DDR—SDRAM所采用的传输速率为133X2×16／8=533MB／S，而DDR控制器到输出级FIFO的数数据采集系统的反而是数据传输过程。本文正是在此基础上，设据传输速率和输入级一样为266MB／S，输出级FIFO与上位机之计并实现了一种基于FPGA的高速实时数据传输系统，经测算，间的数据传输速率决定于所采用的接口

7、类型及上位机的处理其数据传输速率可达200MB／S以上，完全满足对各种局放信号的检测要求。速度。综上所述，通过采用分时读写策略，所设计的数据传输系统1系统概述可实现266MB／S的实时数据传输速率。系统采用Xilinx公司的XC3S700A(Spartan一3A系列)现场2主要模块的设计与实现可编程门阵列(FPGA)为设计平台，所设计的系统的主工作时钟为133MHz(通过FPGA内部的DCM实现)。系统结构如图1所2．1FIFo示，虚线框内的模块均通过VHDL语言在XC3S700A中实现。系Spartan一3A系列FPGA内部具有丰富

8、的RAM资源，运用Xil—统首先将A／D采样数据写入Ping—Pong结构的输入级FIFO中，inxISEDesignSuite内带的CoreGenerator可将其配置成FIFO。一旦出现写满的FIFO(FULL=1)