可编程逻辑设计指导原则.ppt

可编程逻辑设计指导原则.ppt

ID:52414557

大小:8.40 MB

页数:65页

时间:2020-04-05

可编程逻辑设计指导原则.ppt_第1页
可编程逻辑设计指导原则.ppt_第2页
可编程逻辑设计指导原则.ppt_第3页
可编程逻辑设计指导原则.ppt_第4页
可编程逻辑设计指导原则.ppt_第5页
资源描述:

《可编程逻辑设计指导原则.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、可编程逻辑设计指导原则概要面积和速度的平衡与互换原则面积优化速度优化硬件原则系统原则同步设计原则异步电路和同步电路比较同步设计的注意事项Altera推荐的代码风格面积和速度的平衡与互换原则面积:指一个设计所消耗FPGA/CPLD的逻辑资源数量。速度:指设计在芯片上稳定运行时所能达到的最高频率。面积和速度是一对对立统一的矛盾体。要求一个设计同时具备面积最小、速度最高是不现实的。科学的设计目标应该是:在满足时序要求的前提下,占用最小的芯片面积。或者:在所规定的面积下,使设计的时序余量更大。面积和速度要求冲突时,采用速度优先的原则。面积优化模块复用串行化模块复用

2、如果同样结构的模块需要被重复调用,且该模块占用资源很多,如多位乘法器、快速进位加法器等,可通过选择、复用的方式共享该模块。串行化把原来耗用资源巨大、单时钟周期内完成的并行执行逻辑块分割开来,提取相同的逻辑模块(一般为组合逻辑模块),在时间上复用该逻辑模块,用多个时钟周期完成相同的功能,代价是工作速度大为减低。串行化例:设计乘法累计器yout=a0*b0+a1*b1+a2*b2+a3*b3采用并行逻辑设计,需4个8位乘法器和1个4输入16位加法器,共耗用576个LC。串行化采用并行逻辑设计,需4个8位乘法器和1个4输入16位加法器,共耗用576个LC。串行化

3、采用串行逻辑设计,只需1个8位乘法器和1个2输入16位加法器,共耗用203个LC。速度优化面积复制乒乓操作香农扩展运算流水线设计寄存器配平优化关键路径面积复制通过复制模块,并行处理来提高速度。乒乓操作利用乒乓操作可以达到用低速模块处理高速数据流的效果,实现数据流的无缝缓冲和处理。香农扩展运算香农扩展即布尔逻辑扩展,是卡诺逻辑化简的反向运算:例:F=((({8{late}}

4、in0)+in1)==in2)&en若信号late是本逻辑运算的关键路径信号,延时最大,使用香农扩展:F=late.F(late=1)+~late.F(late=0)=late.[(((

5、{8{1’b1}}

6、in0)+in1)==in2)&en]+~late.[((({8{1’b0}}

7、in0)+in1)==in2)&en]=late.[((8’b1+in1)==in2)&en]+~late.[((in0+in1)==in2)&en]香农扩展运算例:回顾:同步电路数据传递模型与最高时钟频率最小时钟周期:T=Tco+Tdelay+Tsetup-Tpd最高时钟频率:F=1/T因为Tco、Tsetup由具体器件和工艺决定,所以缩短触发器间组合逻辑的延时是提高同步电路时钟频率的关键。流水线设计将较大的组合逻辑分解为若干较小的组合逻辑,中间插入触发器

8、。寄存器配平平均分配组合逻辑,避免在两个触发器之间出现过大的组合逻辑延时,消除速度瓶颈。优化关键路径要使电路稳定工作,时钟周期必须满足最大延时路径(即关键路径)的延时要求,因此优化关键路径是提高电路工作频率的关键。概要面积和速度的平衡与互换原则面积优化速度优化硬件原则系统原则同步设计原则异步电路和同步电路比较同步设计的注意事项Altera推荐的代码风格硬件原则硬件描述语言(HDL)同软件语言(如C等)有本质的区别:HDL的作用是描述硬件,最终实现结果是芯片内部的实际电路。评判HDL代码优劣的标准是其描述并实现的硬件电路的性能(包括面积和速度两方面)。片面追

9、求代码的整洁、简短是错误的。正确的编码方法是,首先做到对所要实现的硬件电路“胸有成竹”,对该部分硬件的结构与连接十分清晰,然后再用适当的HDL语句表达出来。“并行”和“串行”的概念:HDL描述的硬件系统中各个单元的运算是独立的,信号流是并行的。而C语言编译后,其机器指令在CPU的高速缓冲队列中基本是顺序执行的。这也是一般来说硬件系统比软件系统速度快、实时性高的重要原因。硬件描述语言对系统行为的建模是分层次的:HDL在高层次(如系统级、算法级)和C语言更相似,可用的语法和表现形式更丰富。而在寄存器传输级以下的层次,HDL的功能越来越侧重于对硬件电路的描述,可

10、用的语法和表现形式的局限性越大。概要面积和速度的平衡与互换原则面积优化速度优化硬件原则系统原则同步设计原则异步电路和同步电路比较同步设计的注意事项Altera推荐的代码风格系统原则单板系统层面:一块单板如何进行模块划分与任务分配,什么样的算法和功能适合放在FPGA里实现,什么样的算法和功能适合放在DSP、CPU里实现,或者在使用内嵌CPU和DSPBlock的FPGA中如何划分软硬件功能,以及FPGA的规模估算、数据接口设计等。FPGA设计层面:应该对芯片内部的各种底层硬件资源、可用的设计资源有一个较深刻的认识。根据设计类型与资源评估合理地完成器件选型,然后

11、充分发挥所选器件的各个部分的最大性能,对器件整体上有个优化的组合与

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。