模拟电子与数字逻辑第4章下.ppt

模拟电子与数字逻辑第4章下.ppt

ID:52452071

大小:1.43 MB

页数:53页

时间:2020-04-07

模拟电子与数字逻辑第4章下.ppt_第1页
模拟电子与数字逻辑第4章下.ppt_第2页
模拟电子与数字逻辑第4章下.ppt_第3页
模拟电子与数字逻辑第4章下.ppt_第4页
模拟电子与数字逻辑第4章下.ppt_第5页
资源描述:

《模拟电子与数字逻辑第4章下.ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库

1、第4章16位微处理器4.48086/8088的主要操作功能习题4.48086/8088的主要操作功能一个微型机系统要完成各种任务,其中有一些操作是最基本的。本节讲解以下几项8086的主要操作:4.4.1系统的复位和启动操作;4.4.2总线操作;4.4.3中断操作;P.194.4.4最小工作模式下的总线请求;4.4.5最大工作模式下的读/写操作。4.4.1系统的复位和启动操作当RESET引脚接受到高电平后的第1个时钟周的正跳变,即图4.17的①时,8086/8088进入内部RESET阶段。再过一个时钟周期,所有三态输出线就被设置成高阻状态,并且一直维持高阻状态,

2、直到RESET信号回到低电平。但在进入高阻状态的前半个时钟周期,也就是在前一个时钟周期的低电平期间(如图4.17所示),这些三态输出线被设置成无作用状态。等到时钟信号又成为高电平时,三态输出线才进入高阻状态。图4.17三态输出线包括AD15~AD0,A19/S6~A16/S3,BHE/S7,M/IO,DT/R,DEN,WR,RD和INTA。还有几条非三态输出线,在复位之后会处于无效状态,但不浮空,它们是ALE,HLDA,RQ/GT0,RQ/GT1,QS0,QS1。8086/8088要求复位信号(RESET)至少有4个时钟周期的高电平,如果是初次加电的启动,则要

3、求有大于50μs的高电平。当8086/8088进入内部RESET时,CPU就结束现行操作,维持在复位状态。在复位的时候,代码段寄存器CS和指令指针寄存器IP分别初始化为FFFFH和0000H。所以,8086/8088在复位之后再重新启动时,便从内存的FFFF0H处开始执行指令,使系统在启动时,能自动进入系统程序。在复位时,由于标志寄存器被清零,即所有标志位都被清除了,因而,系统程序在启动时,总是要通过指令来设置各有关标志。复位信号RESET从高电平到低电平的跳变会触发CPU内部的一个复位逻辑电路,经过7个时钟周期之后,CPU就被启动而恢复正常工作,即从FFFF

4、0H处开始执行程序。4.4.2总线操作8086/8088CPU中各单元之间以及与外设的数据交换,都是通过总线来进行的。总线操作有两种情况,即总线读操作及总线写操作。总线读操作指CPU从存储器或外设端口读取数据。总线写操作指CPU把数据写入存储器或外设端口。下面将讲述8086/8088在最小工作模式下的总线读及总线写操作。1.最小工作模式下的总线读操作8086/8088最小工作模式总线读操作的时序如图4.18(a)。图4.18(1)T1状态:为了从存储器或I/O端口读出数据,首先要用M/IO信号指出CPU是要从内存还是I/O端口读,所以,M/IO信号在T1状态成

5、为有效(见图4.18(a)中的①)。如果是从存储器读数据,则M/IO为高;如果是从I/O端口读数据,则M/IO为低。M/IO信号的有效电平一直保持到整个总线周期的结束即T4状态。此外,CPU要指出所读取的存储单元或I/O端口的地址。8086的20位地址信号是通过多路复用总线输出的,高4位地址通过地址/状态线A19/S6~A16/S3送出,低16位地址通过地址/数据线AD15~AD0送出。在T1状态的开始,20位地址信息就通过这些引脚送到存储器和I/O端口(见图4.18(a)中的②)。地址信息必须被锁存起来,CPU在T1状态从ALE引脚上输出一个正脉冲作为地址锁

6、存信号(见图4.18(a)中的③)。在ALE的下降沿到来之前,M/IO信号、地址信号均已有效。锁存器8282正是用ALE的下降沿对地址进行锁存。BHE信号也在T1状态通过BHE/S7引脚送出(见图4.18(a)中的④),它用来表示高8位数据总线上的信息可以使用。BHE信号常常作为奇地址存储体的体选信号。除此以外,当系统中接有数据总线收发器时,要用到DT/R和DEN作为控制信号。前者作为对数据传输方向的控制,后者实现数据的选通。为此,在T1状态,DT/R端输出低电平,表示本总线周期为读周期,即让数据总线收发器接收数据(见图4.18(a)中的⑤)。(2)T2状态:

7、在T2状态,地址信号消失(见图4.18(a)中的⑦),此时,AD15~AD0进入高阻状态,以便为读入数据作准备;而A19/S6~A16/S3及BHE/S7引脚上输出状态信息S7~S3(见图4.18(a)中的⑥和⑧),不过,在当前CPU设计中,S7未被赋予任何实际意义。DEN信号在T2状态变为低电平(见图4.18(a)中的),从而在系统中接有总线收发器时,获得数据允许信号。在T2状态,CPU于RD引脚上输出读信号,RD信号送到系统中所有的存储器和I/O接口,但是,只有被地址信号选中的存储单元或I/O端口,才会被RD信号从中读出数据,而将数据送到系统的数据总线上。

8、(3)T3状态:在基本总线周期的T3状

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。