串行大数据收发器课程设计(EDA).doc

《串行大数据收发器课程设计(EDA).doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、学号11700224城建大学EDA技术及应用设计说明书题目串行数据收发器设计起止日期：2014年12月22日至2014年12月26日学生棋焱班级11电信2班成绩指导教师(签字)计算机与信息工程学院城建大学课程设计任务书2012—2013学年第1学期电子与信息工程系电子信息工程专业课程设计名称：EDA技术及应用设计题目：串行数据收发器设计完成期限：自2014年12月22日至2014年12月26日共1周一．课程设计依据在掌握常用数字电路原理和技术的基础上，利用EDA技术和硬件描述语言，EDA开发软件（QuartusⅡ）和硬件开发平台（达盛试验

2、箱CycloneⅡFPGA）进行初步数字系统设计。二．课程设计容采用状态机结构设计简易全双工串行数据收发器，串行数据收发速率为9600bit/s，数据帧为RS232标准：1个起始位，8位数据，1位校验位，1.5位停止位。要求把数据发送、接收结果分别在2对数码管上以16进制显示出来。要求采用状态机或计数器设计，具有奇偶校验功能，接受错误时显示----，并编写串行数据测试程序进行仿真。扩展设计：采用16倍超采样频率方法，实现串行数据接收和发送。三．课程设计要求1.要求独立完成设计任务。2.课程设计说明书封面格式要求见《城建大学课程设计教学工作

3、规》附表13.课程设计的说明书要求简洁、通顺，计算正确，图纸表达容完整、清楚、规。4.测试要求：根据题目的特点，采用相应的时序仿真或者在实验系统上观察结果。5.课设说明书要求：1)说明题目的设计原理和思路、采用方法及设计流程。2)对各子模块的功能以及各子模块之间的关系作明确的描述。3)对实验和调试过程，仿真结果和时序图进行说明和分析。4)包含系统框图、电路原理图、HDL设计程序、仿真测试图。指导教师（签字）：教研室主任（签字）：批准日期：2014年12月18日目录第一章设计方案11.1设计原理11.1.1UART介绍1第二章设计容32.1

4、模块组成32.2模块设计32.2.1顶层模块32.2.2波特率发生器32.2.3UART接收器32.2.4UART发送器5第三章实验仿真及调试73.1创建工程文件73.2子模块电路设计73.2.1波特率发生器73.2.2UART接收器173.2.3其它功能模块213.2.4顶层文件设计243.2.5器件管脚分配253.2.6硬件下载及调试26第四章总结27第一章设计方案1.1设计原理由任务书要求可知道全双工串行数据收发器由FPGAUART系统组成：波特率发生器；接收模块；发送模块，本次实验通过通用异步收发器实现简易全双工串行数据收发器的设

5、计。图1设计总体框图1.1.1UART介绍UART（UniversalAsynchronousReceiverTransmitter通用异步收发器）是一种应用广泛的短距离串行传输接口。常常用于短距离、低速、低成本的通讯中。8250、8251、NS16450等芯片都是常见的UART器件。基本的UART通信只需要两条信号线（RXD、TXD）就可以完成数据的相互通信，接收与发送是全双工形式。TXD是UART发送端，为输出；RXD是UART接收端，为输入。1.UART的基本特点是：（1）在信号线上共有两种状态，可分别用逻辑1（高电平）和逻辑0（低

6、电平）来区分。在发送器空闲时，数据线应该保持在逻辑高电平状态。（2）起始位（StartBit）：发送器是通过发送起始位而开始一个字符传送，起始位使数据线处于逻辑0状态，提示接受器数据传输即将开始。（3）数据位（DataBits）：起始位之后就是传送数据位。数据位一般为8位一个字节的数据（也有6位、7位的情况），低位（LSB）在前，高位（MSB）在后。（4）校验位（parityBit）：可以认为是一个特殊的数据位。校验位一般用来判断接收的数据位有无错误，一般是奇偶校验。在使用中，该位常常取消。（5）停止位：停止位在最后，用以标志一个字符传送

7、的结束，它对应于逻辑1状态。（6）位时间：即每个位的时间宽度。起始位、数据位、校验位的位宽度是一致的，停止位有0.5位、1位、1.5位格式，一般为1位。（7）帧：从起始位开始到停止位结束的时间间隔称之为一帧。（8）波特率：UART的传送速率，用于说明数据传送的快慢。在串行通信中，数据是按位进行传送的，因此传送速率用每秒钟传送数据位的数目来表示，称之为波特率。如波特率9600=9600bps（位/秒）。2.UART的数据帧格式为：STARTD0D1D2D3D4D5D6D7PSTOP起始位数据位校验位停止位表1UART的数据帧格式表第二章设计

8、容2.1模块组成FPGAUART系统组成：如下图所示，FPGAUART由三个子模块组成：波特率发生器；接收模块；发送模块。2.2模块设计系统由四部部分组成：顶层模块；波特率发生器；UART接收