半导体可靠性分析.ppt

半导体可靠性分析.ppt

ID:56567507

大小:263.00 KB

页数:15页

时间:2020-06-28

半导体可靠性分析.ppt_第1页
半导体可靠性分析.ppt_第2页
半导体可靠性分析.ppt_第3页
半导体可靠性分析.ppt_第4页
半导体可靠性分析.ppt_第5页
资源描述:

《半导体可靠性分析.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、IC元件與製程之可靠度分析一、可靠度分析(ReliabilityAnalysis)二、影響元件之可靠度的主要因素1.熱載子效應(Hot-CarrierEffect)2.電子遷移效應(Electromigration)3.氧化矽膜之可靠度量測(Silicon-OxideFilm)4.元件縮小時之可靠度問題(DeviceScaling)5.CMOS門閂閉鎖現象(COMSLatch-up)6.封裝技術之可靠度(PackageTechnology)三、故障之機率分析函數四、可靠度測試方法五、加速測試因子與取樣數1可靠度分析(ReliabilityAnalysis)可靠度分析:藉著研究元件的物理機制,

2、並利用數學統計之分析技巧,以進行元件評估改善之工作,期能完整地預測出元件之生命週期,再將其分析結果反應在製程上,求得製程參數的改進,如此更可確保元件衰退期的延緩,降低隱藏式之缺陷,而最終目的是提高產品的良率。影響元件之可靠度的主要因素:1.熱載子效應2.電子遷移效應3.氧化矽膜之可靠度量測4.元件縮小時之可靠度問題5.CMOS門閂閉鎖現象6.封裝技術之可靠度2熱載子效應(Hot-CarrierEffects,HCE)熱載子效應係指元件通道電場產生的熱載子所造成元件性能退化影響之效應。「熱載子」即為帶有能量的載子(包括電子與電洞);當載子所具有的能量大於Si-SiO2的能障時(大約3.leV對

3、電子,4.8eV對電洞),就有機會越過Si-SiO2的介面而成閘極電流,此種現象稱為熱載子的注入(Injection)。熱載子注入模型:通道熱電子模型(ChannelHotCarrier)基板熱電子模型(SubstrateHotElectron)二次產生熱電子模型(SecondaryGeneratedHotElectron)汲極累增熱載子(DrainAvalancheHotCarrier)一般造成元件退化的主要是汲極累增熱載子(DAHC)模型(如右圖說明)一般多用基座電流(Isub)作為監控指標,電流愈大表示DHAC反應愈激烈。測試時多使用最大基座電流。實驗結果顯示n-MOS元件退化主要是由

4、閘極氧化膜界面陷阱產生所造成。MOS元件因高電場(~200KV/cm)下,通道電子獲得足夠能量而產生撞擊游離化效應,此時大部份的電子是流向汲極,而大部份的電洞則由基板收集,但還有部份因碰撞而轉向與電子結合。電洞在仍有足夠能量過Si-SiO2,能障情形下,注入閘極氧化膜。3電子遷移效應(Electromigration,EM)電子遷移現象(Electmigration,EM)一種因為電子流的撞擊使金屬原子產生移位的效應。原子移位後在原處產生空位(Vacancy),導致金屬連接線的斷線;也可能聚集而產生突丘(Hillock)與突鬚(Whisker)使金屬線問的短路。電子遷移之測試方法主要係採用定

5、電流的加速方法,而以斷路或短路的發生為故障發生時間。生命期模型經驗公式:MTTF=AJ-nexpEa/kT。電子遷移的故障機率分佈是符合Log-normal之分佈函數。應力遷移(StressMigration)當線寬愈綑時,不同材料係數(如熱膨脹係數,彈性係數)產生的應力(Stress)會使金屬線形成空洞(Void)或原子積聚而產生斷路或短路的故障。鋁金屬電子遷移現象之示意圖,V符號為空洞(Void)缺陷,而在二個或者更多晶粒交接處有三交點(TriplePoint),是發生電子遷移效應之位置4氧化矽膜之可靠度量測(1)氧化矽膜主要之功能:電性的絕緣,擴散及離子佈值時之光罩(Mask),保護元

6、件表面。當氧化矽膜的絕緣特性不良時,漏電流過高時,即稱為故障。任何閘極氧化膜發生故障時,都可能導致元件故障而影響到整個電路的正常運作及產品良率。測試氧化膜生命週期之方法:(1)介電質隨時間而崩潰(Time-Dependent DielectricBreakdown,TDDB)加一固定電壓,記錄氧化矽膜之電流及崩潰時間,再用數學統計方式來預估其生命週期時間。(2)崩潰電荷(BreakdownCharge,QBD)所加的固定電流和測試時之崩潰時間的乘積,即所謂崩潰電荷。QBD的測試結果比較不曾因測試方法的不同而有所差異。圖(a)是TDDE之量測技巧,由固定電壓量測方式,偵測出其漏電流及崩潰時間而

7、得。圖(b)是崩潰電荷QBD之量測方式,由F-N穿透時之固定電流,偵測其崩潰時間而得。5氧化矽膜之可靠度量測(2)氧化矽膜崩潰之機制:正電荷(PositiveCharge)缺陷在接近氧化矽和矽之界面處(陰極電板處)有一些正電荷之缺陷,導致能帶圖往下降,使得接在陰極處之矽基座內電子可注入或穿透氧化矽膜,而造成崩潰。陷阱(Trap)缺陷氧化矽膜內有介電面缺陷電荷(InterfaceTrappedCharge)、氧

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。