峰值检测系统的设计.doc

《峰值检测系统的设计.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、.南通大学电工电子实验中心电子系统综合设计实验报告课题名称：峰值检测系统的设计姓名：沈益学号：0812002017指导教师：陈娟实验时间：2011年1月3日至14日..峰值检测系统主要由传感器、放大器、采样/保持、采样/保持控制电路、A/D转换电路、数码显示、数字锁存控制电路组成。其关键任务是检测峰值并使之保持稳定，且用数字显示峰值。一、设计目的1、掌握峰值检测系统的原理；2、掌握峰值检测系统的设计方法；3、掌握峰值检测系统的性能指标和调试方法。二、设计任务及要求1、任务：设计一个峰值检测系统；2、要求：（1）

2、传感器输出0~5mV，对应承受力0~2000kg；（2）测量值要用数字显示，显示范围是0~1999；（3）测量的峰值的电压要稳定。三、设计原理1、设计总体方案据分析，可确定需设计系统的电路原理框图如图1所示：图1峰值检测系统原理框图2、各部分功能传感器：将被测信号量转换成电量；..放大器：将传感器输出的小信号放大，放大器的输出结果满足模数转换器的转换范围；采样/保持：对放大后的被测模拟量进行采样，并保持峰值；采样/保持控制电路：该电路通过控制信号实现对峰值采样，小于峰值时，保持原峰值，大于原峰值时保持新的峰值；

3、A/D转换：将模拟量转换成数字量；译码显示：完成峰值数字量的译码显示；数字锁存控制电路：对模数转换的峰值数字量进行锁存，小于峰值的数字量不锁存。三、电路设计1、传感器：本文不予考虑；2、放大器：由于输出信号为0~5mV，1mV对应400kg，因此选用电压增益为400的差动放大电路（该电路精度高），如图2所示。图2差动放大电路根据公式，分配第一级放大器放大倍数为，分配第二级放大器放大倍数为，则选取电阻值分别为，，，..，四只电阻均选1/8W金属膜电阻，三个放大器可选具有高输入共模电压和输入差模电压范围，具有失调电

4、压调整能力以及短路保护等特点的741型运算放大器。3、采样/保持：选用LF398采样保持集成电路芯片，电路如图3所示。图3采样/保持电路LF398的8脚是采样/保持控制脚，当该脚输入高电平时，LF398进行采样，输入低电平时保持。采样时输入信号使采样保持电容迅速充电到。其中可选用电阻大、漏电小的聚苯乙烯电容，可取。4、采样/保持控制电路：该电路选用比较电路，如图4所示。图4采样/保持控制电路比较电路将LF398的输入端电压与输出端电压相比较，产生一个控制信号，用控制LF398的逻辑控制脚，此外..还用来控制数字

5、锁存控制电路。当时，比较器输出为高电平，使LF398采样；当时，比较器输出为低电平，使LF398保持。图中选用741型运算放大器，二极管选用普通硅二极管2CK11。CH5、数字显示表头电路：该电路由A/D转换和译码显示电路组成，如图5所示。图5数字显示表头电路该电路可采用位数字电压表，元件选择如下：位A/D转换器MC14433，七路达林顿驱动器MC1413，BCD到七段锁存-译码-驱动器CD4511、基准电源MC1403和四个共阴极数码管。6、数字锁存控制电路：数字锁存控制电路时保证A/D转换的峰值数字被锁存在

6、..位A/D的输出锁存器里，且当被测信号不在量程内时，超量程或欠量程信号将控制小于峰值的数字量不能锁存。为完成峰值锁存必须掌握MC14433两个管脚的功能，其中一个管脚是数字显示更新输入控制端DU，另一个管脚是转换周期结束标志输出端EOC。DU功能为：当DU为高电平时，A/D转换结果被送入输出锁存器内；当DU为低电平时，A/D转换器仍输出锁存器中原来的结果。EOC的功能是：每一个A/D转换周期结束时，EOC端输出一个正脉冲。通常电路利用EOC端的输出控制DU，则每次A/D转换结果都被输出，而峰值检测电路只允许峰

7、值结果输出，小于峰值不输出。所以电路必须设置在峰值时，EOC的输出才能控制DU。考虑位A/D转换器转换周期为1/3s，当峰值信号来到时，应允许EOC的输出在1/3s内控制DU端。由于采样/保持电路能在A/D转换周期内保持峰值的模拟量，所以在A/D转换周期间峰值数据不会受影响。经过前面的分析，确定数字锁存控制电路如图6所示。图6数字锁存控制电路该电路由单稳态延时电路、或门GA和与门GB，图中输入信号来自比较器的输出，表示峰值采样，表示峰值保持，电路工作情况如下：（1）当时，或门GA输出1，允许通过与门GB，若是高

8、电平，则也是高电平。..可以控制DU端，峰值数据被锁存在A/D转换器的输出锁存器中。（2）当由高电平变成低电平时，单稳态触发器的3端是下降沿触发的脉冲展宽延时电路的输入端，在输入脉冲作用下，在1/3s内仍然保持高电平。在1/3s内使或门GA输出1，此间EOC的输出电平能通过与门GB，是高电平时，也是高电平，又可以控制DU端，使输出锁存器锁存峰值数据。（3）当，时，或门GA输出为0，封锁