数字电子技术试卷(06).pdf

《数字电子技术试卷(06).pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电子技术试卷(06)一、数制转换（１２）１、（１００１０１１１）２＝（）１６＝（）１０２、（８Ｃ）１６＝（）２＝（）１０３、（127）１０＝（）２＝（）１６４、（１１０１０１．１１）８＝（）１６５、（－１１０１Ｂ）原码＝（）反码=()补码二、选择填空题（１２）１）、以下的说法中，——是正确的。a)一个逻辑函数全部最小项之和恒等于０b）一个逻辑函数全部最大项之和恒等于０c）一个逻辑函数全部最大项之积恒等于１d）一个逻辑函数全部最大项之积恒等于０２）、若将一个ＴＴＬ异或门（输入端为Ａ、Ｂ）当作反相器使用，则Ａ

2、、Ｂ端应——连接。a）Ａ或Ｂ有一个接１b）Ａ或Ｂ有一个接０c）Ａ和Ｂ并联使用d）不能实现３）、已知Ｒ、Ｓ是或非门构成的基本ＲＳ触发器的输入端，则约束条件为——。a）ＲＳ＝０b）Ｒ＋Ｓ＝１c）ＲＳ＝１d）Ｒ＋Ｓ＝０４）、用８级触发器可以记忆——种不同的状态。a）８b）１６c）１２８d）２５６５）、由3级触发器构成的环形和扭环形计数器的计数模值依次为——。a）８和８b）６和３c）６和８d）３和６三、用卡诺图化简法将下列逻辑函数化为最简与或形式（１２）（1）、YABCABDCDABCACDACD（２）、Y

3、ACDABCDABCD，给定约束条件为：ABCDABCDABCDABCDABCDABCD0四、证明下列逻辑恒等式（方法不限）（１２）（１）、(ABC)CD(BC)(ABDBC)1（２）A(CD)BCDACDABCDACD五、设计一位二进制全减器逻辑电路。（Ｄ＝Ａ－Ｂ－ＣＩ，Ａ：被减数，Ｂ：减数，ＣＩ：借位输入，Ｄ：差，另有ＣＯ：借位输出）（１６）六、分析如下时序电路的逻辑功能。ＦＦ１、ＦＦ２和ＦＦ３是三个主从结构的ＪＫ触发器，下降沿动作，输入端悬空时和逻辑１状态等效。（２

4、０）七、如图所示，用555定时器接成的施密特触发器电路中，试求：（１６）（１）当ＶＣＣ＝１２Ｖ，而且没有外接控制电压时，ＶＴ＋、ＶＴ－及ΔＶＴ值。（２）当ＶＣＣ＝９Ｖ，外接控制电压ＶＣＯ＝５Ｖ时，ＶＴ＋、ＶＴ－及ΔＶＴ各为多少。