清华大学数字集成电路作业五.pdf

《清华大学数字集成电路作业五.pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2011-2012《数字VLSI》第五次课程作业（一）如下图。假设寄存器和逻辑块均为单位延时，即tR=tL=1；寄存器为正沿触发，且其建立时间(Setup)tS=1，维持时间(Hold)th=0；多路选择器的延时tM=2。(1)不考虑时钟偏差(ClockSkew)时，决定最小的时钟周期。(2)考虑时钟偏差δ=t2−t1=1时，决定最小的时钟周期。(3)考虑时钟偏差δ=t2−t1=4时，决定最小的时钟周期。(4)推导出电路能正确工作所允许的时钟偏差范围。需同时考虑正的时钟偏差和负的时钟偏差。（二）图2是一个脉冲型寄存器，它利用数据翻转预测技术来降低平均功耗。（脉冲型寄存器(p

2、ulseregister)的工作原理是利用时钟上升(或下降)沿附件生成非常短的脉冲信号，使一个锁存器在这个很短的窗口内采样输入，由短脉冲产生电路和锁存器组合而成）QIQBILa.简要描述电路的工作原理。b.如果所有NMOS管具有相同尺寸，所有PMOS管也具有相同尺寸，粗略估计在多大的输入翻转概率下这个电路将比不采用数据翻转预测的电路更省功耗？（三）下图的静态寄存器，假设原始状态Q=1，时钟上升沿到之前D=0。为了使得时钟上升沿到达之后，Q的状态正确改变，I1、T2、I4的晶体管尺寸应该满足什么条件？请列出关系式。假设NMOS和PMOS的工艺增益因子分别为kn’、kp’，饱和

3、电压都等于VDSAT，阈值电压都等于VT。为了简单起见，近似认为I3的输出只有在输入电压超过Vdd/2时才翻转；单位尺寸传输门的导通电阻为常数Rt。