微电子工艺设计课程设计汇本.doc

微电子工艺设计课程设计汇本.doc

ID:56719209

大小:382.84 KB

页数:10页

时间:2020-07-06

微电子工艺设计课程设计汇本.doc_第1页
微电子工艺设计课程设计汇本.doc_第2页
微电子工艺设计课程设计汇本.doc_第3页
微电子工艺设计课程设计汇本.doc_第4页
微电子工艺设计课程设计汇本.doc_第5页
资源描述:

《微电子工艺设计课程设计汇本.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、微电子工艺课程设计一、摘要仿真(simulation)这一术语已不仅广泛出现在各种科技书书刊上,甚至已频繁出现于各种新闻媒体上。不同的书刊和字典对仿真这一术语的定义性简释小异,以下3种最有代表性,仿真是一个系统或过程的功能用另一系统或过程的功能的仿真表示;用能适用于计算机的数学模型表示实际物理过程或系统;不同实验对问题的检验。仿真(也即模拟)的可信度和精度很大程度上基于建模(modeling)的可信度和精度。建模和仿真(modelingandsimulation)是研究自然科学、工程科学、人文科学和社会科学的重要方法,是开发产品、制定决策的重要手段。据不完全统计,目前,有关建模

2、和仿真方面的研究论文已占各类国际、国专业学术会议总数的10%以上,占了很可观的份额。集成电路仿真通过集成电路仿真器(simulator)执行。集成电路仿真器由计算机主机及输入、输出等外围设备(硬件)和有关仿真程序(软件)组成。按仿真容不同,集成电路仿真一般可分为:系统功能仿真、逻辑仿真、电路仿真、器件仿真及工艺仿真等不同层次(level)的仿真。其中工艺和器件的仿真,国际上也常称作“集成电路工艺和器件的计算机辅助设计”(TechnologyCADofIC),简称“ICTCAD”。二、综述这次课程设计要:设计一个均匀掺杂的pnp型双极晶体管,使T=346K时,β=173。VCEO

3、=18V,VCBO=90V,晶体管工作于小注入条件下,最大集电极电流为IC=15mA。设计时应尽量减小基区宽度调制效应的影响。要求我们先进行相关的计算,为工艺过程中的量进行计算。然后通过Silvaco-TCAD进行模拟。TCAD就是TechnologyComputerAidedDesign,指半导体工艺模拟以及器件模拟工具,世界上商用的TCAD工具有Silvaco公司的Athena和Atlas,Synopsys公司的TSupprem和Medici以及ISE公司(已经被Synopsys公司收购)的Dios和Dessis以及CrosslightSoftware公司的Csuprem和

4、APSYS。这次课程设计运用Silvaco-TCAD软件进行工艺模拟。通过具体的工艺设计,最后使工艺产出的PNP双极型晶体管满足所需要的条件。一、方案设计与分析各区掺杂浓度及相关参数的计算对于击穿电压较高的器件,在接近雪崩击穿时,集电结空间电荷区已扩展至均匀掺杂的外延层。因此,当集电结上的偏置电压接近击穿电压V时,集电结可用突变结近似,对于Si器件击穿电压为,集电区杂质浓度为:由于BVCBO=90所以Nc=5.824*1015cm-3一般的晶体管各区的浓度要满足NE>>NB>NC设NB=10NC;NE=100NB则:Nc=5.824*1015cm-3;NB=5.824*1016

5、cm-3;NE=5.824*1018cm-3根据室温下载流子迁移率与掺杂浓度的函数关系,得到少子迁移率:;;根据公式可得少子的扩散系数:=0.03×1300=39=0.03×330=9.9=0.03×150=4.5根据掺杂浓度与电阻率的函数关系,可得到不同杂质浓度对应的电阻率:根据少子寿命与掺杂浓度的函数关系,可得到各区的少子寿命:根据公式得出少子的扩散长度:=≈=≈=≈集电区厚度Wc的选择Wc的最大值受串联电阻Rcs的限制。增大集电区厚度会使串联电阻Rcs增加,饱和压降VCES增大,因此WC的最大值受串联电阻限制。综合考虑这两方面的因素,故选择WC=8μmWb:基区宽度的最大

6、值可按下式估计:取为4可得MAX≈4.31um可得MIN≈0.381*10-4由于,所以E-B耗尽区宽度()可近视看作全部位于基区,又由,得到大多数C-B耗尽区宽度()位于集电区。因为C-B结轻掺杂一侧的掺杂浓度比E-B结轻掺杂一侧的浓度低,所以>。另外注意到是基区宽度,是基区中准中性基区宽度;也就是说,对于PNP晶体管,有:,所以基区宽度为,满足条件0.381um<<4.31um。其中和分别是位于N型区的E-B和C-B耗尽区宽度,在BJT分析中指的就是准中性基区宽度。扩散结深:在晶体管的电学参数中,击穿电压与结深关系最为密切,它随结深变浅,曲率半径减小而降低,因而为了提高击穿

7、电压,要求扩散结深一些。但另一方面,结深却又受条宽限制,由于基区积累电荷增加,基区渡越时间增长,有效特征频率就下降,因此,通常选取:反射结结深为集电结结深为芯片厚度和质量本设计选用的是电阻率为的P型硅,晶向是<111>。硅片厚度主要由集电结深、集电区厚度、衬底反扩散层厚度决定。基区相关参数的计算过程A、预扩散时间PNP基区的磷预扩散的温度取1080℃,即1353K。单位面积杂质浓度:由上述表1可知磷在硅中有:为了方便计算,取由公式,得出基区的预扩散时间:氧化层厚度氧化层厚度的最小值由预扩散(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。