组合逻辑门电路及译码器华农.doc

《组合逻辑门电路及译码器华农.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、一、实验目的1.加深理解组合电路的分析方法。2.练习利用与非门接成其它几种逻辑门和及半加器。3.掌握一般组合逻辑电路的分析和设计方法。4.熟悉集成译码器的逻辑功能及应用。5.了解译码器的拓展。6.掌握译码器的主要应用。二、实验仪器与元器件1.数字电路实验箱一只。2.二输入四“与非门”集成块(74LS00)X2三输入三“与非门”集成块（74LS10）X23.译码器74LS138两块，管脚图如图（4-1）所示。4.四输入与非门74LS20一块。74LS00与74LS10引脚图74LS138引脚图三、实验注意事项1.实验时，人体不可接触带电线路。连接电路前要检查

2、电源总开关是否为“关”。2.实验中如果需要改接线路，必须按下“关”按钮以及切断电源，保证实验操作安全。四、实验项目及原理1.检查“0”电平对与非门的封锁控制作用；原理：输入先进行与运算，输入引脚接低电平时分别有0，01，10，00，与运算后都是0，再非运算后输出为1.即只要与非门有1个接低电平，其它引脚有方波输入，输出为1.相当于被封锁。逻辑式：Y=(A·B)'=A'+B'①逻辑图：②真值表：2.半加器电路①逻辑式：S=A`B+`AB，C=AB.②逻辑图：③真值表：3.试设计供A、B、C三人表决用的逻辑电路。约定：赞成为“1”不赞成为“0”，多数赞成则通过

3、，输出F=1，指示灯亮，反之F=0，灯不亮。写出与非门表示的逻辑式，并验证之。①逻辑式：②逻辑图：③真值表：4.信号选通电路。①逻辑式：Z=AM1+`AM2②逻辑图：③真值表：5.按3-5接线，用与非门设计一个组合电路使电路的输出实现输入的平方，并接线验证设计结果，填入表3-4中。①逻辑式：②逻辑图:③真值表：6.74LS138①真值表：7.全减器①逻辑式：；；②真值表：③逻辑图：一、实验仿真1.与非门①当A端加入连续脉冲，B端接5V时，输出F为方波信号；②当A端加入连续脉冲，B端接地时，输出F为高电平；2.半加器:3.三人表决电路：4.信号选通电路5.平

4、方运算电路6.74LS138功能测试7.全减器输出V（向高位借位）的结果：输出F（差）的结果：六、实验报告及收获感想（1）实验结果分析：①实验过程中，除了实验测得值与全减器电路的实验仿真结果不同外，其余结果均得到验证，即“0”电平对与非门具有封锁控制作用，正确实现半加器的运算，三人表决电路的多数投票决定结果功能。后分析发现是仿真时没有正确的连接引脚，所以预习中的全减器电路设计是错误的，写实验报告时进行了修改。电路图经过修改后验证发现，实验测得的输出结果是正确的，我也对全减器电路的仿真进行了修改。②“0”电平对与非门具有封锁控制作用，是因为先进性与运算，而这

5、时只要与非门有一个输入端接低电平，与预算后为0，再取非输出就为1.相当于被封锁。③可以从74LS138的功能表得出，当一个选通端（E1）为高电平，另两个选通端（(/E2))和(/E3)）为低电平时，才可以将（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。④如果实验过程中接线正确的话，应该可以得到与实验仿真一样的结果。但由实际上动手接线时，线路会显得十分乱，一旦出现连接错误就很难一根一根检验，需要重新接线，十分浪费时间。因此在下次进行实验预习时，需要根据集成器件的引脚功能图设计好接线，这样不仅能够缩短实际操作时的接线时间，也能减少错误发

6、生的几率，提高效率。⑤可以使用仿真软件multisim中的逻辑转换器得出直观的输出结果。