计算机组成原理实验报告-八位补码加减法器的设计与实现.doc

计算机组成原理实验报告-八位补码加减法器的设计与实现.doc

ID:56904368

大小:327.50 KB

页数:19页

时间:2020-07-21

计算机组成原理实验报告-八位补码加减法器的设计与实现.doc_第1页
计算机组成原理实验报告-八位补码加减法器的设计与实现.doc_第2页
计算机组成原理实验报告-八位补码加减法器的设计与实现.doc_第3页
计算机组成原理实验报告-八位补码加减法器的设计与实现.doc_第4页
计算机组成原理实验报告-八位补码加减法器的设计与实现.doc_第5页
资源描述:

《计算机组成原理实验报告-八位补码加减法器的设计与实现.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、计算机科学与技术学院计算机组成原理实验报告书实验名称八位补码加/减法器的设计与实现班级学号姓名指导教师日期成绩实验1八位补码加/减法器的设计与实现一、实验目的1.掌握算术逻辑运算单元(ALU)的工作原理。2.熟悉简单运算器的数据传送通路。3.掌握8位补码加/减法运算器的设计方法。4.掌握运算器电路的仿真测试方法二、实验任务1.设计一个8位补码加/减法运算器(1)参考图1,在QUARTUSII里输入原理图,设计一个8位补码加/减法运算器。(2)创建波形文件,对该8位补码加/减法运算器进行功能仿真测试。(3)测试通过后,封装成一个芯片。2.设计8位运算器通路电路参考下图,利

2、用实验任务1设计的8位补码加/减法运算器芯片建立运算器通路。3.利用仿真波形,测试数据通路的正确性。设定各控制信号的状态,完成下列操作,要求记录各控制信号的值及时序关系。(1)在输入数据IN7~IN0上输入数据后,开启输入缓冲三态门,检查总线BUS7~BUS0上的值与IN0~IN7端输入的数据是否一致。(2)给DR1存入55H,检查数据是否存入,请说明检查方法。(3)给DR2存入AAH,检查数据是否存入,请说明检查方法。(4)完成加法运算,求55H+AAH,检查运算结果是否正确,请说明检查方法。(5)完成减法运算,分别求55H-AAH和AAH-55H,检查运算结果是否正

3、确,请说明检查方法。(6)求12H+34H-56H,将结果存入寄存器R0,检查运算结果是否正确,同时检查数据是否存入,请说明检查方法。三、实验要求(1)做好实验预习,掌握运算器的数据传送通路和ALU的功能特性。(2)实验完毕,写出实验报告,内容如下:①实验目的。②实验电路图。③按实验任务3的要求,填写下表,以记录各控制信号的值及时序关系。表中的序号表示各控制信号之间的时序关系。要求一个控制任务填一张表,并可用文字对有关内容进行说明。序号nsw-busnR0-BUSLDR0LDR1LDR2mnalu-busIN7~IN0BUS7~BUS0④仿真波形及仿真结果的分析方法、分

4、析过程和分析结果。⑤实验体会与小结。四、实验预习内容1.实验电路设计原理及思路说明本实验利用基本逻辑门电路设计一位全加器(FA),如表1:表1-一位全加器(FA)电路的输入输出信号说明信号名称说明输入信号Ai加数Bi加数Ci低位输入的进位输出信号Si和Cj运算产生的进位然后以此基础上实现八位补码加/减法器的设计,考虑到实现所需既可以实现加法又可以实现减法,所以使用了一个M输入来进行方式控制加减。2.实验电路原理图实验参考电路如下图所示,下图(a)是1位全加器的电路原理图,图(b)是由1位全加器采用行波进位方法设计的多位补码加/减法运算器。图1-多位补码加/减法运算器原理

5、图图2-8位运算器通路原理图3.实验电路功能说明表2-一位全加器(FA)功能表输入输出CiBiAiSiCj0000000110010100110110010101011100111111表3-M与Bi异或关系原理图MBiM异或Bi000011101110当M为0时,Bi与M值无关,当M为1时,Bi取反。也就是当M为0时,执行加法运算,反之进行减法运算。FA实现Ai与(Bi异或M)的加法运算,再加上Ci输出Si表4-图4功能端口解析接口解析输入A[7..0]8位信号输入(加/被减数)B[7..0]8位信号输入(加/减数)M控制信号(0加,1减)输出S[7..0]输出8位计

6、算结果OVER溢出信号(0不溢出,1溢出)表5-图3功能端口解析接口解析输入IN[7..0]8位信号输入nsw-bus控制输入信号(0有效,1无效)nalu-bus控制输入信号(0有效,1无效)nR0-BUS控制输入信号(0有效,1无效)LDR0时钟信号,上升沿有效LDR1时钟信号,上升沿有效LDR2时钟信号,上升沿有效m溢出信号(0不溢出,1溢出)输出BUS[7..0]8位信号输出注:1.74244b的AGN和BGN接口与74374b的OEN接口都是低电平有效,nsw-bus,nalu-bus和nR0-BUS控制器件的输入,当输入0时,输入有效,否则无效2.74273

7、b的CLK接口为上升沿有效,当LDR的时钟处于上升沿,即0->1变化时,输入有效4.器件的选型本实验用到以下基本逻辑器件:异或门,一位加法器FA,7486等表6-一位全加器(FA)电路所用主要器件清单名称说明AND2二输入与门XOR2异或门OR2或门INPUT信号输入端子OUTPUT信号输出端子表7-8位补码加/减法运算器器件清单XOR2二输入异或门FA一位加法器(自选器件)INPUT信号输入端子OUTPUT信号输出端子表8-8位运算器通路电路INPUT信号输入端子OUTPUT信号输出端子8位补码加/减法运算器计算元件(自选器件)7427

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。