半导体集成电路课件.ppt

半导体集成电路课件.ppt

ID:56973003

大小:704.00 KB

页数:33页

时间:2020-07-25

半导体集成电路课件.ppt_第1页
半导体集成电路课件.ppt_第2页
半导体集成电路课件.ppt_第3页
半导体集成电路课件.ppt_第4页
半导体集成电路课件.ppt_第5页
资源描述:

《半导体集成电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、半导体集成电路7/28/20211第3章集成电路中的无源元件集成电阻器集成电容器7/28/20212集成电路中的无源元件一般集成电路中使用的无源元件:电阻、电容常见的无源元件有电阻、电容、电感7/28/202133.1集成电阻器集成电路中的电阻分为无源电阻和有源电阻。无源电阻通常是采用掺杂半导体或合金材料制作的电阻,而有源电阻则是将晶体管进行适当的连接和偏置,利用晶体管在不同的工作区所表现出来的不同的电阻特性来做电阻。7/28/202143.1.1基区扩散电阻掺杂半导体具有电阻特性,不同的掺杂浓度具有不同的电阻率,可以制造电路所需电阻器。扩散电阻是指采用热扩散掺杂的方式构造而成的电阻。

2、工艺简单且兼容性好,缺点是精度稍差。7/28/20215制造扩散电阻的掺杂可以是工艺中的任何热扩散掺杂过程,可以掺N型杂质,也可以是P型杂质,还可以是结构性的扩散电阻可以选择中间掺杂层,如典型NPN结构中的P型区,这种电阻又称沟道电阻。注意:应该选择易于控制浓度误差的杂质层做电阻,保证扩散电阻的精度。7/28/20216集成电路中的无源元件1电阻wdL7/28/20217电阻误差:主要源于加工误差如扩散过程中的横向扩散、制版和光刻过程中的图形宽度误差等。电阻条图形的宽度W越宽,相对误差ΔW/W就越小,反之则越大。与宽度相比,长度的相对误差ΔL/L则可忽略。因此,对于有精度要求的电阻,要

3、选择合适的宽度,如大于20μm,以减小电阻条图形误差引起的失配。7/28/20218常用集成电阻器基区扩散电阻发射区扩散电阻、埋层扩散电阻基区沟道电阻、外延层电阻离子注入电阻多晶硅电阻、MOS电阻7/28/20219氧化膜pnP型扩散层(电阻)基区扩散电阻7/28/202110氧化膜pnnP型扩散层(电阻)基区扩散电阻(Rs=100-200/)Rs为基区扩散的薄层电阻L、W为电阻器的长度和宽度端头修正拐角修正因子横向扩散修正因子薄层电阻值Rs的修正小阻值电阻可采用胖短图形一般阻值电阻可采用瘦长图形对大阻值电阻可采用折叠图形VCCLw7/28/202111端头和拐角修正端头修正:电子总是

4、从电阻最小的地方流动,从引线孔流入的电流,绝大部分是从引线孔正对着电阻条的一边流入的,从引线孔侧面和背面流入的电流极少.在计算端头处的电阻值时需要引入的修正。7/28/2021127/28/202113端头修正常采用经验数据,以端头修正因子k1,表示整个端头对总电阻方块数的贡献。图中的虚线是端头的内边界,它的尺寸通常为几何设计规则中扩散区对孔的覆盖数值。L≫W情况,端头修正忽略不计图3.27/28/202114p.527/28/202115在拐角处的电流密度是不均匀的,靠近内角处的电流密度大,靠近外角处的电流密度小。经验数据表明,拐角对电阻的贡献只有0.5方,即拐角修正因子k2=0.5

5、。7/28/202116对端头电阻和拐角电阻要进行修正采用计算电阻公式:当L»W时,可不考虑k1;当W»xjc时,可不考虑横向修正m。7/28/2021177/28/202118氧化膜pnP型扩散层(电阻)基区扩散电阻最小条宽的设计设计规则决定最小条宽工艺水平和精度流经电阻的最大电流取三者中的最大者7/28/202119氧化膜p5~10%如果L>>W,可以忽略不记7/28/202120如果工艺控制水平可使由线宽引起的电阻相对误差η小于10%,7/28/2021217/28/202122氧化膜pnn耗尽层(反向偏压)夹层电阻区域夹层电阻(RF=2-10K/)n+nN型扩散层基区沟道电阻7

6、/28/202123SiSiO2LeffLW多晶硅电阻7/28/202124集成电路中的无源元件2电容导电层绝缘层7/28/2021253.2集成电容器IC中应尽量避免使用电容器,因电容器占面积大。(在双极型模拟集成电路中,集成电容器用作频率补偿以改善电路的频率特性)在MOS模拟集成电路中,工艺上制造集成电容比较容易,并且容易与MOS器件相匹配。普通PN结电容的容量较小,有较大的温度系数和寄生效应等缺点,应用不多。7/28/202126在双极集成电路中,常使用的集成电容器有:反偏PN结电容器。PN结电容器的制作工艺完全和NPN管工艺兼容,电容值不大。发射结的零偏单位面积电容大,但击穿电

7、压低,约为6~9V;集电结的零偏单位面积电容小,但击穿电压高,约为20V。在双极型和MOS模拟集成电路中的电容大多采用MOS结构或其相似结构。匹配精度比电阻好,可以用电容代替电阻网络。7/28/202127氧化膜pN+平板型电容双极集成电路中的MOS电容器铝电极N-epitox=100nm时,CA=3.45e-4pF/um230pF需约0.1mm2特点:1.单位面积电容值较小2.击穿电压BV较高(大于50V)隔离槽N+BV=EBtox绝缘层的击

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。