DSP 第四章 TMS320C54x定时器／计数器课件.ppt

《DSP 第四章 TMS320C54x定时器／计数器课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章TMS320C54x定时器／计数器TMS320C54x片内外设简介1．通用I/O引脚2．定时器3．时钟发生器4．主机接口（HPI）5．串行口6．软件可编程等待状态发生器7．可编程分区转换逻辑4.1定时器结构定时器的组成框图如图4-1所示。它有3个存储器映象寄存器：TIM、PRD和TCR。这3个寄存器在数据存储器中的地址及其说明如表4-1所示。定时器控制寄存器（TCR）位结构如图4-2所示，各控制位和状态位的功能如表4-2所示。图4-1定时器组成框图表4-1定时器的三个寄存器Timer0地址Timer1地址寄存器说明0024H0030HTIM定时

2、器寄存器，每计数一次自动减10025H0031HPRD定时器周期寄存器，当TIM减为0后，CPU自动将PRD的值装入TIM0026H0032HTCR定时器控制寄存器，包含定时器的控制和状态位15～1211109～6543～0保留softfreePSCTRBTSSTDDR图4-2TCR位结构图表4-2定时器控制寄存器（TCR）的功能4.2时钟发生器硬件配置PLL用于C541、C542、C543、C545和C546芯片。所谓硬件配置PLL，就是通过C54x的3个引脚CLKMD1、CLKMD2和CLKMD3的状态，选定时钟方式，如表5-3所示。由表5-3可

3、见，不用PLL时，CPU的时钟频率等于晶体振荡器频率或外部时钟频率的一半；若用PLL，CPU的时钟频率等于晶体振荡器频率或外部时钟频率乘以系数N（PLLN），使用PLL可以使用比CPU时钟低的外部时钟信号，以减少高速开关时钟所造成的高频噪声。表5-3时钟方式的配置软件可编程PLL软件可编程PLL具有高度的灵活性，其时钟定标器提供各种时钟乘法器系数，并能直接接通和关断PLL。PLL的锁定定时器可以用于延迟转换PLL的时钟方式，直到锁定为止。通过软件编程，可以选用以下两种时钟方式（如表4-4，4-6、图4-3所示）。PLL方式，其比例系数共31种。靠锁

4、相环电路完成。分频（DIV）方式，其比例系数为1/2和1/4，在此方式下，片内PLL电路不工作以降低功耗。表4-4复位时的时钟方式（C5402）CLKMD1CLKMD2CLKMD3CLKMD寄存器时钟方式000E007H乘15，内部振荡器工作，PLL工作0019007H乘10，内部振荡器工作，PLL工作0104007H乘5，内部振荡器工作，PLL工作1001007H乘2，内部振荡器工作，PLL工作110F007H乘1，内部振荡器工作，PLL工作1110000H乘1/2，内部振荡器工作，PLL不工作101F000H乘1/4，内部振荡器工作，PLL不工作

5、011…保留表4-5时钟方式寄存器CLKMD各位域功能表5-6比例系数与CLKMD的关系PLLNDIVPLLDⅣPLLMUL比例系数0X0～140.50X150.25100～14PLLMUL+110151110或偶数(PLLMUL+1)÷211奇数PLLMUL÷4图5-3PLL锁定时间和CLKOUT频率的关系4.3定时器/计数器编程和应用1．方波发生路复位时，TIM和PRD的内容为最大值0FFFFH，定时器分频系数TRC的TDDR＝0。时钟频率为4MHz，在XF端输出一个周期入4ms的方波，方波的周期由片上定时器确定,采用中断方法实现。设计步骤如下：

6、(1)定时器初始化●关闭定时器，TCR中的TSS＝1。●加载PRD。因为输出脉冲周期为4ms。●启动定时器，初姑化TDDR，TSS=0，TRB＝1(2)中断初始化●中断允许寄存器IFR中的定时中断位TINT=1，清除未处理完的定时中断。●中断屏蔽寄存器IMR中的定时屏蔽位TINT=1，开放定时中断。●状态控制寄存器ST1中的中断标志位INTM位清零，开放全部中断。(3)方波发生器程序清单2．脉冲频率监测通过外部中断请求输入、检测输入脉冲频率。3.周期信号检测相邻脉冲时间差=两个脉冲之间的差值+两次延迟响应时间差相邻脉冲时间间隔=T(n+1)-

7、T(n)+3T机器周期