FPGA-CPLD基本结构及原理课件.ppt

《FPGA-CPLD基本结构及原理课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二讲FPGA/CPLD基本结构及原理信息与通信学院：谢跃雷2021/8/141从电路设计者来说，可将设计好的电路“写入”芯片(PLD母片），使之成为专用集成电路；有些PLD可以多次“编程（逻辑重构）”，这就特别适合新产品试制或小批量生产。PLD的编程技术有下列几种工艺。一、PLD的编程技术如何“编程”？2021/8/142熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。反熔丝编程技术也

2、称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。（1）熔丝(Fuse)和反熔丝(Anti-fuse)编程技术2021/8/143熔丝结构2021/8/144反熔丝结构示意Actel的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活2021/8/145（2）浮栅型电可写紫外

3、线擦除编程技术浮栅管相当于一个电子开关，如N沟浮栅管，当浮栅中没有注入电子时，浮栅管导通；当浮栅中注入电子后，浮栅管截止。浮栅管的浮栅在原始状态没有电子，如果把源极和衬底接地，且在源-漏极间加电压脉冲产生足够强的电场，使电子加速跃入浮栅中，则使浮栅带上负电荷，电压脉冲消除后，浮栅上的电子可以长期保留；当浮栅管受到紫外光照射时，浮栅上的电子将流向衬底，擦除所记忆的信息，而为重新编程做好准备。2021/8/146浮栅型紫外线擦除熔丝结构早期PROM器件采用此工艺可反复编程不用每次上电重新下载，但相对速度

4、慢，功耗较大2021/8/147（3）浮栅型电可写电擦除编程技（E2PROM）此类器件在CMOS管的浮栅与漏极间有一薄氧化层区，其厚度为10μm～15μm，可产生隧道效应。编程（写入）时，漏极接地，栅极加20V的脉冲电压，衬底中的电子将通过隧道效应进入浮栅，浮栅管正常工作时处于截止状态，脉冲消除后，浮栅上的电子可以长期保留；若将其控制栅极接地，漏极加20V的脉冲电压，浮栅上的电子又将通过隧道效应返回衬底，则使该管正常工作时处于导通状态，达到对该管擦除的目的。编程和擦除都是通过在漏极和控制栅极上加入一

5、定幅度和极性的电脉冲来实现，可由用户在“现场”用编程器来完成。2021/8/148浮栅型电可擦除熔丝结构大多数CPLD器件采用此工艺可反复编程不用每次上电重新下载，但相对速度慢，功耗较大2021/8/149（4）SRAM编程技术与浮栅型熔丝结构基本相同。SRAM编程技术是在FPGA器件中采用的主要编程工艺之一。SRAM型的FPGA是易失性的，断电后其内部编程数据（构造代码）将丢失，需在外部配接ROM存放FPGA的编程数据。可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPR

6、OM用于保存程序2021/8/1410二、复杂可编程逻辑器件（CPLD）的基本原理现在一般把所有超过某一集成度（如1000门以上）的PLD器件都称为CPLD。CPLD由可编程逻辑的功能块围绕一个可编程互连矩阵构成。由固定长度的金属线实现逻辑单元之间的互连，并增加了I/O控制模块的数量和功能。可以把CPLD的基本结构看成由可编程逻辑阵列（LAB）、可编程I/O控制模块和可编程内部连线（PIA）等三部分组成。2021/8/1411LABLABLABLABLABLABLABLABLABLABLABLABL

7、ABLABLABLABI/O控制模块PIAMAX7123的结构2021/8/14121．可编程逻辑阵列（LAB）可编程逻辑阵列又若干个可编程逻辑宏单元（LogicMacroCell，LMC）组成，LMC内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。2021/8/1413宏单元结构图2021/8/1414CPLD中与、或门的表示方法ABCDP(乘积项)ACDP=A·C·DABCDF（或项）F=A+B+DABD2021/8/1415（1）乘积项共享结构在C

8、PLD的宏单元中，如果输出表达式的与项较多，对应的或门输入端不够用时，可以借助可编程开关将同一单元（或其他单元）中的其他或门与之联合起来使用，或者在每个宏单元中提供未使用的乘积项给其他宏单元使用。2021/8/1416EPM7128E乘积项扩展和并联扩展项的结构图2021/8/1417（2）多触发器结构早期可编程器件的每个输出宏单元（OLMC）只有一个触发器，而CPLD的宏单元内通常含两个或两个以上的触发器，其中只有一个触发器与输出端相连，其余触发器的输出不与输出端相