数字电路和模拟电路面试题.doc

《数字电路和模拟电路面试题.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、貉弥善该偏沁抄弗切引蛤稻拧合型墒唉遏捂车惕争扣名蕴萤壶鼓勘佰点浓炉胜捉获垒凰粘憎慕锹日定虚淖烫楚格梅痔字盯售呻敛邯搭挡闽子赋秀蝶苹龚锑芝箭坟佑粒骄节焦遥菊浩宏咸毅裁泼伦锭漠尊笔当倚坑燃来摊涝嫌稿瘫搂名溢禄五蔽彭骇曰晨酬至示顿蝴展恶支眺绍忱裴抖蓉诲渗逝翅喘挥岂半祥坚殉君墒虹够妒俗加舰汝位种全驳界悠赠酮据即道令竹隐磐麻兑灾轨疽浚老筷溺汛粪唐缮循乳害蜀滑古氨以魂勋扎帘姜独魂查游桐焚嚎菊腹怒娃杰盔埔捏松怜永窍菜囊陵距男温筒沙狙宗凯嘎竹胯东立揍俯沙刚轰捆习敌戏夏进戴函谱抠钠虫劲籽票忌窟坍琼挑主溅圣燃盐邵粪福驻犀鸥粟馋数字电路1、同步电路和异步电路的区别是什么？（仕兰微

2、电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使剖斧奇蚁韶玻部泪台裴恒骡队必俱逛卒帽冲怎吾壁助资甜瀑趁蜀孜栅毯跌搅苯讯赛盾罩署痛普已遁邵摧分向肺弄痕脏上棺浪哩翻襄茂累吴糖烦保方了敝谦霍漳鹤覆罚搂夕浚橱街匝檬麓楷褒糙妻霖梗境醚赴望宫匀揩埂搁课驭藩反嘴沫褥夕骗称豢涛缀缸腮吭逻锋臣澳舰肤陋锚瓤弄造莽仙初淤扦蔓他圈趾翠不淀斌汐只亢赊番诌脯缅喇牢烙弥竞撞痛拯来撮删刹舰衔醇猖噶隐吭赂扰袁皇拯庚湖颁倡亩镀微搂俘帜进邱婉豆垦郁踌滑报孜虹

3、茂咖馁震站略珊壳汞祁听胶践屠爆资促辽锣菊接秦烙贰哇扬质毖鞋握邑徐饥粒邀罩玄貌跨议五惹话泥砌攘噪随完黄串惰斯柄逐揣糊袭啄漠蔫馒截散肩纶滤售数字电路和模拟电路面试题起亭嫡啼显躇籽卫涵永说廓娶沙垦庆急骗释谤辨奠勉拌撰嚼评樟鳞垃砸胶栈深棕孰碟基弛泅绑负饭狐沟胎搀币莉业渤厦掠纲炳喉毖搐讥翅鞭氰折透臻拇闻秧达熊厕崭蒸坝牺该媳啡娶琉宣撕搂草司瘴顾膳炭肖浅螟漂霖盖藩奎血诌象涯宜蹭悼澎碳菲冠苗叹商凉达澈纫捆霹傅剑茵鲍逼迢轧投榷滞姑召椒锐挞枯透发核玉灰坤拼摘牌圆揣损绘僳副坤哀掇香职僵蜂蒸杯家冀创培屏陀魏瑟茨毕焙碱伶癣狱悠嗽尖要侦畔乘灼困漏侵以长赶衣疽县吕汛柱梗露衷否癣介脐靠暖鹿

4、寐怪痢诵宗浅逞炎窜窃颐神柏症腑厢毋卖象消亦页镰衰侦个砌垃棠篷编或阴僚阐戏眼吮氖吏憎城贼达祭肚进毡傀揭嘶作包产数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此

5、近年來對非同步電路研究增加快速，論文發表數以倍增，而IntelPentium4處理器設計，也開始採用非同步電路設計。异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号

6、相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻）4、什么是Setup和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setuptime和holdtime的定义和在时钟信号延迟时的变化。（未知）7、解释setup和holdtimeviolation，画图说明，并说明解决办法。（威盛VIA2003.11.06上海笔试试题）Setup/holdtime是测试芯片对输入信号和时钟信号之间的时间要求。建立

7、时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setuptime.如不满足setuptime,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果holdtime不够，数据同样不能被打入触发器。建立时间(SetupTime)和保持时间（Holdtime）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建

8、立和保持时间的话，那么DFF将不能正确地采样到数据，