北大集成电路版图设计课件-第9章集成电路版图设计实例.ppt

北大集成电路版图设计课件-第9章集成电路版图设计实例.ppt

ID:57294639

大小:2.71 MB

页数:53页

时间:2020-08-10

北大集成电路版图设计课件-第9章集成电路版图设计实例.ppt_第1页
北大集成电路版图设计课件-第9章集成电路版图设计实例.ppt_第2页
北大集成电路版图设计课件-第9章集成电路版图设计实例.ppt_第3页
北大集成电路版图设计课件-第9章集成电路版图设计实例.ppt_第4页
北大集成电路版图设计课件-第9章集成电路版图设计实例.ppt_第5页
资源描述:

《北大集成电路版图设计课件-第9章集成电路版图设计实例.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第九章集成电路版图设计实例129.1常用版图设计技巧1.MOS管的合并39.1常用版图设计技巧2.MOS管的拆分49.1常用版图设计技巧3.阱合并在CMOS集成电路工艺中,阱的占据面积是比较大的,在阱电位一致的情况下,合并相同电位的阱可以节省很大的芯片面积59.2数字版图设计实例1.反相器垂直走向MOS管结构水平走向MOS管结构69.2数字版图设计实例1.反相器-并联反相器的版图直接并联共用漏区79.2数字版图设计实例2.与非门按电路图转换MOS管水平走向设计89.2数字版图设计实例3.或非门按电路图转换MOS管水平走向设计99.2数字版图设计实例4.传输门109.

2、2数字版图设计实例5.三态反相器119.2数字版图设计实例6.多路选择器129.2数字版图设计实例7.D触发器139.2数字版图设计实例8.二分频器149.2数字版图设计实例8.二分频器159.2数字版图设计实例9.一位全加器169.2数字版图设计实例9.一位全加器179.3版图设计前注意事项电流密度考虑匹配性考虑精度考虑噪声考虑189.4版图设计时注意事项设置分辨率(在LayoutEditing视窗中选择Options-Display…查看xsnapspacing与ysnapspacing是否与工艺相符。多层接触孔尽量不要叠在一起,实在不行就并排放在一起,否则影响

3、成品率。走线相接触的地方,最好是交叠处理,以保证良好接触。引脚的命名需要规范化,骆驼式或者是用下划线隔开,不用担心长度。为避免引线之间相互交叉,每一层连线的走向最好一致,比如,金属1设计为横向,金属2设计为纵向,当版图设计时连线交叉时,金属1和金属2之间不会短接。在芯片版图空余空间,多打衬底接触,多打接触孔,尤其是地线和电源线更要多打孔,以降低电源和地线上孔的电阻,从而降低线上的电压降。199.4版图设计时注意事项为了避免干扰,数字电源地和模拟电源地要分开。宽长比大的管子最好拆分,有利于减少栅电阻,提高特征频率。最好用金属连接各个小管子的栅极,避免天线效应,提高成品

4、率。不要在任何模块或者器件之上走信号线。关键的信号线的长度应尽量短,而且尽量用最上层金属走线,绕开敏感区域。连线布置可以采用并联走线,线的宽度应尽量宽。无论PMOS管和NMOS管,其衬底接触与MOS管的距离应尽量小,最好是最小间距。如果PMOS管和NMOS管之间的距离很近,那么在两个MOS管之间必须设置衬底接触,而且在衬底接触中的接触孔要足够多。209.5静电保护电路设计实例这种电路的原理通过钳位使外部的静电产生的电荷放电到电源或者是地,同时增加限流电阻限制流入芯片中的电流大小。219.5静电保护电路设计实例MOS管型静电保护MOS管要分成多个管,叉指结构,以便形成

5、多支路共同放电。因为放电瞬间流经MOS管的电流特别大,构成整个放电通路的任何导线的宽度一定要有足够保证,因此还要保证放电通路导线上孔的数目应尽量多。MOS型静电保护因为具有PMOS和NMOS两种类型的管子,因此放电时可能会引发CMOS电路的闩锁效应。静电放电时,会在导线和多晶栅的接触孔上会产生瞬时高温。229.5静电保护电路设计实例MOS管型静电保护239.5静电保护电路设计实例二极管型静电保护249.5静电保护电路设计实例限流电阻画法1.电阻尽量做的尽量宽一些,主要有两方面的考虑,一是电阻本身做的宽能够有更大的电流容限,二是电阻做的宽,可以在其上放置更多的接触孔。

6、2.电阻两头的接触孔一定要离金属的边缘远一些,因为在静电放电时,瞬间会有大电流,放电通路上会产生一个瞬时的高温,相比较与单纯的金属而言,用于连接金属和电阻的接触孔的阻值较大,温度会更高,所以包围接触孔的金属的边缘要远离接触孔,防止金属烧断。259.5静电保护电路设计实例电源静电保护芯片正常工作时,A点电位为高,B点为低,泄放管不导通。当瞬间的静电高压冲击到来时,图中的二极管导通,VDD为静电高压,RC电路对高压有延迟,故A点电压较VDD上升慢,而使反相器PMOS管导通,B点电压上升,使大尺寸的泄放管导通,静电电流被泄放掉。一般时候,人体静电放电的上升时间仅为10ns

7、左右量级,而芯片启动时间为ms量级,因此,要使静电放电电路仅在放电时启动,而又不影响芯片正常工作的情况下,静电放电电路的RC时间常数必须在两者之间,通常可以取0.1μs到1μs量级。269.5静电保护电路设计实例电源静电保护279.5静电保护电路设计实例二级保护289.5静电保护电路设计实例二级保护299.6运算放大器版图设计实例原理图309.6运算放大器版图实例布局考虑1.按照具体电路的对称性要求以及电路结构,将电路中的具体晶体管按照电路中的相对位置对称排布。2.按照具体电路设计的文件,确定每个支路通过的最大工作电流,按照该电流对应的导线宽度再增加一定的裕量,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。