基本设备管理课件.ppt

基本设备管理课件.ppt

ID:57295218

大小:2.36 MB

页数:105页

时间:2020-08-10

基本设备管理课件.ppt_第1页
基本设备管理课件.ppt_第2页
基本设备管理课件.ppt_第3页
基本设备管理课件.ppt_第4页
基本设备管理课件.ppt_第5页
资源描述:

《基本设备管理课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、操作系统设备管理设备管理功能设备管理:I/O管理,负责管理设备和控制I/O传输操作功能:1设备分配与回收2设备控制3设备状态跟踪设备分类按传输速率分:低速设备(几个字节-数百个字节/秒)键盘、鼠标等中速设备(数千个字节-数万个字节/秒)打印机等高速设备磁盘光盘机等按设备的使用特性存储设备输入/输出设备按信息交换的单位分:块设备(数据的存取以数据块为单位)磁盘块设备在输入输出时常采用DMA方式字符设备(数据的存取以字符为单位)键盘打印机等字符设备在输入输出时常采用中断方式按设备的共享属性:独占设备临界资源共享设备磁盘虚拟设备将一台设备变换为若干台逻辑设备虚拟光驱、虚拟网卡设备

2、控制器(1)设备并非直接与CPU通信,之间经过设备控制器(2)设备与设备控制器之间的连接:数据信号线:传送数据信号(中间缓冲区)状态信号线:传送设备当前状态控制信号线:规定了设备将要执的动作输出:先到缓冲,再到转换器(信号/数据)输入:先到转换器,再到缓冲控制信号:读操作,写操作,磁头移动等状态:正在读或写,读写完成等设备控制器功能控制一个或多个I/O设备,以实现I/O设备和计算机之间的数据交换。功能:接收和识别命令--------cpu可向设备控制器发送多种指令,设备控制器能识别接收这些指令,如:磁盘读写等。数据交换-----实现cpu与控制器之间、控制器与设备之间的数据

3、交换。标识和报告设备状态——记下设备状态供cpu了解。例如:只有当设备处于发送就绪状态时,cpu才能启动控制器从设备中读取数据。地址识别——每个设备都有一个地址,控制器能够识别它所控制的每个设备的地址。数据缓冲——I/o设备的低速与cpu高速之间的缓冲。设备控制器的组成三部分组成:1、设备控制器与处理器的接口三类信号线:数据线、地址线、控制线两类寄存器:数据寄存器、控制状态寄存器2、设备控制器与设备的接口一个控制器可接多个设备,一个接口接一个设备3、IO逻辑实现对设备的控制,CPU启动设备过程:发送控制命令和地址给控制器,IO逻辑接收命令并译码I/O控制方式程序I/O方式

4、-忙则等待方式利用I/O测试指令测试设备的忙闲,若设备忙则继续测试,不忙则进行输入输出在程序I/O方式中,由于CPU的高速性和I/O设备的低速性,致使CPU的绝大部分时间都处于等待I/O设备完成数据I/O的循环测试中,造成对CPU的极大浪费。在该方式中,CPU之所以要不断地测试I/O设备的状态,就是因为在CPU中无中断机构,使I/O设备无法向CPU报告它已完成了一个字符的输入操作。1112中断驱动I/O控制方式当启动I/O设备时,CPU向设备控制器发出I/O指令,然后返回执行原来指令。由设备控制器控制设备,当设备完成I/O操作时,中断方式通知CPU处理。在I/O设备输入每个

5、数据的过程中,由于无须CPU干预,因而可使CPU与I/O设备并行工作。仅当输完一个数据时,才需CPU花费极短的时间去做些中断处理。可见,这样可使CPU和I/O设备都处于忙碌状态,从而提高了整个系统的资源利用率及吞吐量。例如,从终端输入一个字符的时间约为100ms,而将字符送入终端缓冲区的时间小于0.1ms。若采用程序I/O方式,CPU约有99.9ms的时间处于忙—等待中。采用中断驱动方式后,CPU可利用这99.9ms的时间去做其它事情,而仅用0.1ms的时间来处理由控制器发来的中断请求。可见,中断驱动方式可以成百倍地提高CPU的利用率。1314直接存储器访问DMAI/O控制

6、方式1.DMA(DirectMemoryAccess)控制方式的引入中断传输仍是以字为单位的,即传输完一个字后进行一次中断。不利于操作大量数据。为了进一步减少CPU的干预,引入了直接存储器访问方式。①数据传输的基本单位是数据块;②所传送的数据是从设备直接送入内存的,或者相反;③仅在传送一个或多个数据块的开始和结束时,才需CPU干预,整块数据的传送是在控制器的控制下完成的。可见,DMA方式成百倍地减少了CPU对I/O的干预。152.DMA控制器的组成DMA控制器的组成16为了实现在主机与控制器之间成块数据的直接交换,必须在DMA控制器中设置如下四类寄存器:(1)命令/状态寄

7、存器CR。用于接收从CPU发来的I/O命令或有关控制信息,或设备的状态。(2)内存地址寄存器MAR。在输入时,它存放把数据从设备传送到内存的起始目标地址;在输出时,它存放由内存到设备的内存源地址。(3)数据寄存器DR。用于暂存从设备到内存,或从内存到设备的数据。(4)数据计数器DC。存放本次CPU要读或写的字(节)数。173.DMA工作过程1819I/O通道控制方式1.I/O通道控制方式的引入I/O通道方式是DMA方式的发展,它可进一步减少CPU的干预,即把对一个数据块的读(或写)为单位的干预,减少为对一组数

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。