印刷电路板(PCB)供电网络 (PDN)设计方法.pdf

印刷电路板(PCB)供电网络 (PDN)设计方法.pdf

ID:58314707

大小:1.67 MB

页数:16页

时间:2020-09-08

印刷电路板(PCB)供电网络 (PDN)设计方法.pdf_第1页
印刷电路板(PCB)供电网络 (PDN)设计方法.pdf_第2页
印刷电路板(PCB)供电网络 (PDN)设计方法.pdf_第3页
印刷电路板(PCB)供电网络 (PDN)设计方法.pdf_第4页
印刷电路板(PCB)供电网络 (PDN)设计方法.pdf_第5页
资源描述:

《印刷电路板(PCB)供电网络 (PDN)设计方法.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、AN574:印刷电路板(PCB)供电网络(PDN)设计方法本应用手册不但概述了组成供电网络的各种元件,而且还介绍了PCB截止频率(FEFFECTIVE)在设计一款高效系统供电解决方案中的作用。此外,本应用手册还描述了一些PCB设计的权衡因素,同时介绍了您在电路板上组合多个电源轨时可以遵循的高级设计方法。引言您转到更小工艺尺寸时,电源电压会下降。这种电压下降有助于降低动态功耗。通过工艺改进,半导体厂商们正逐渐地提高器件密度。这便带来总电流需求的增加。这种需求的增长反过来又在供电方面形成诸多挑战,因为设计人员不得不满足日

2、益苛刻的噪声要求来使器件正常运行。图1显示了当您从130nmStratix®I器件系列转到40nmStratixIV器件系列时,内核电源电压从1.5V降至0.9V的一个例子。由于器件密度的提高,从StratixI器件转到StratixIV器件带来总电流增加。StratixI器件系列的逻辑元件(LE)最大数目为79K,而StratixIV器件系列的LE最大数目为681K,增加了约8.6倍。图1、工艺尺寸变化带来的内核电压下降供电网络供电网络的目的是为芯片上的有源器件提供无噪电源和参考电压。与ASIC类似,现场可编程门阵

3、列(FPGA)器件需要无噪电源,来满足其最大工作频率(fMAX)要求。图2显示了一个系统供电网络的简单表现形式。2009AlteraCorporationAN574图2、系统供电网络供电网络具有一个阻抗(ZPDN),其与稳压器模块(VRM)到FPGA的通路有关。特定电源轨上承受的噪声(电压纹波)大小与该阻抗(ZPDN)以及该电源轨相关的瞬变电流(ITRANSIENT)吸取成正比例关系。图3显示了ITRANSIENT的示意图。根据欧姆定律:VRIPPLE=ITRANSIENT*ZPDN图3、Itransient定义瞬变

4、电流取决于具体应用并由开关信号模式决定。作为一名电路板设计人员,您无法控制该参数。您可以通过减小ZPDN的方法来降低电压纹波。ZPDN的PCB部分在您的控制范围内。您可以利用较好的电路板设计方法来优化该参数。为了确保电压纹波噪声不超出FPGA规范,ZPDN的设计必须满足目标阻抗ZTARGET的要求。ZTARGET是您设计PCB阻抗(ZPCB)大小的指导原则。您可以对ZTARGET进行如下定义:方程式12009AlteraCorporationAN574其中:MaxTransientCurrent是瞬变电流,以总导出电

5、流的百分比计。®您可以使用PowerPlay功率分析仪或早期功率估算器来近似计算各种Altera电源轨的总电流。纹波百分比是Altera规定的最大容许电压纹波。不同的电源轨,纹波百分比和最大瞬变电流值也不同。StratixIVGX器件系列的PDN工具提供了一个PCB去耦建议频率。该频率被称为FEFFECTIVE。后面章节将会介绍,在该频率以外设计PCB去耦不会带来系统PDN性能的提高。通过考虑PCB、封装和芯片寄生,PDN工具计算得到该频率。如欲了解StratixIVGX器件系列的建议设置,请参见《StratixIV

6、器件供电网络(PDN)工具用户指南》。一款高效的PDN设计可最小化VRM和芯片之间的阻抗,从而使ZPDN达到或者低于ZTARGET。在某个宽带频率下,设计ZPDN低于ZTARGET的供电网络,并非在所有情况下都能实现。另外,从设计的角度来看,这样做的成本较高。您必须找出一些折中的办法,在成本和性能之间取得一个合理的平衡。第12页“PCB设计权衡因素”和第17页“多轨情况的设计权衡因素”分别介绍了一些设计的折中方法。PDN元件示意图AlteraPDN工具基于供电网络拓扑结构的集总等效模型表述。图4显示了该电路拓扑的示意

7、图,其为工具建模的组成部分。PDN阻抗曲线图是从器件侧观测到的频率阻抗。图4、PDN拓扑示意图PCBPDN网络包含下列元件:稳压器模块(VRM)去耦电容电源/接地层传导(spreading)以及BGA过孔的寄生层电容2009AlteraCorporationAN574稳压器模块(VRM)就一级分析而言,您可以将VRM建模为一个串联电阻和电感,如图5所示。图5还绘制了其仿真频率响应情况。在约为50KHz的低频下,VRM具有较低的阻抗并且能够对FPGA的瞬时电流要求响应。在更高频率下,VRM阻抗主要为电感,从而使

8、其不能满足瞬时电流要求。您可以从VRM厂商那里获得等效串联电阻(ESR)和等效串联电感(ESL)的值。图5、稳压器模块(VRM)示意图及频率响应去耦电容您可以将一个去耦电容建模为R、L和C的串联组合。R代表电容的等效串联电阻(ESR)L代表等效串联电感(ESL)C代表电容器的电容图6显示了电容器的频率响应。该电容器等效电路为一个RLC串联

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。