实验二-4选1数据选择器.doc

《实验二-4选1数据选择器.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、姓名学号实验日期成绩XXXXXXXXXX年月日实验二基本组合逻辑电路的PLD实现（1）l实验名称：利用原理图输入法与VerilogHDL输入法设计一个4选1数据选择器l实验目的:1.熟悉用可编程器件实现基本组合逻辑电路的方法。2.进一步熟悉MAX+plusII软件的使用方法，熟悉原理图输入法和VerilogHDL输入法，进一步熟悉如何编译，器件选择，管脚分配和仿真。l预习要求：1.回顾数字电路中关于数据选择器的相关知识。l实验说明：1.用MAX+plusII软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言输入方式，或者将两者结合起来，一部分电路

2、采用原理图，另一部分采用HDL语言。2.数据选择器的功能是把多路数据中的某一路数据传送到公共数据线上，实现数据选择功能的逻辑电路。3.4选1数据选择器的功能表如下图所示：地址输出addr1addr0dout00din001din110din211din3l实验内容与步骤：1.新建一个属于自己的工程目录。2.新建一张电路图文档，调用4选1数据选择器芯片74153完成设计。3.完成编译，仿真。4.新建一个文本文档，用VerilogHDL语言方式编写一个4选1数据选择器。5.完成编译，管脚分配，并对模块进行仿真。l实验报告要求：1.将自己绘制的电路图或者编写的V

3、erilogHDL代码，截图或者复制到实验报告中。2.将代码关键位置写上相应注释（可用中文）。3.对仿真波形截图，贴到实验报告中。l实验图表与数据：1.4选1数据选择器电路图：2.电路图输入法的仿真波形：3.4选1数据选择器Verilog代码：4.4选1数据选择器代码仿真波形：