基于FPGA卷积码的原理与测试.doc

基于FPGA卷积码的原理与测试.doc

ID:58506530

大小:299.50 KB

页数:18页

时间:2020-05-18

基于FPGA卷积码的原理与测试.doc_第1页
基于FPGA卷积码的原理与测试.doc_第2页
基于FPGA卷积码的原理与测试.doc_第3页
基于FPGA卷积码的原理与测试.doc_第4页
基于FPGA卷积码的原理与测试.doc_第5页
资源描述:

《基于FPGA卷积码的原理与测试.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、学校的名称XXXXXX本科学生毕业论文论文题目:基于FPGA卷积码的原理与测试学院:电子工程学院年级:2009级专业:通信工程姓名:周荃学号:20095455指导教师:勇2011年6月27日摘要为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,路径存储与译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案。并提出了采用FPGA实现卷积码解码的Viterbi算法实时实现,给出了硬件实现的逻辑框图。该设计方案通过在ISE9.2i中仿真验证,译码结果正确

2、,得到编码前的原始码元,速度显着提高,译码器复杂程度明显降低。并在实际的软件无线电通信系统道编解码部分得到应用,性能优良。关键词W-CDMA;卷积码;Viterbi算法;FPGAAbstractInordertosolvethetraditionalvictorthandecoderstructureiscomplex,decodingspeedslow,consumeresourcesbigproblems,thispaperputsforwardanewkindofapplicabletotheFPG

3、Acharacteristics,storageandoutputparallelpathdecodingwork,synchronousstoragepathvectorandstatevectordecoderdesignscheme.ThedesignschemeinISE9.2throughsimulationtest,decodingofI,gettherightbeforeencodingsourceofyuan,speed,significantlyraise,decodercomplexi

4、tysignificantly.Andintheactualsoftwareradiocommunicationsystemchanneldecodingpartsandgetapplication,excellentperformance.KeywordsW-CDMA;ConvolutionalCode;Viterbialgorithm;FPGA目录摘要IAbstractII前言1一、卷积码的定义2二、卷积码的描述方法3(一)图解表示和解析表示3(二)其它表式3三、FPGA芯片介绍4四、FPGA卷积码的

5、编译码原理5(一)编码原理5(二)FPGA卷积码的译码原理61.veterbi算法62.译码原理6五、译码器的设计与实现9(一)译码器的设计9(二)实现的性能模拟结果10(三)设计中改进和优先算法11结论12参考文献13前言近年来,随着大规模集成电路的发展,电路实现技术水平获得较大程度的提高,卷积码在众多通信系统和计算机系统中得到了越来越广泛的应用。在数据通信中,它的出现,使得数据调制解调器的传输速率和性能都产生了较大飞跃。研究和应用都已说明,在差错控制系统中卷积码是一种极具吸引力、颇有前途的差错控制编码

6、。卷积码又称连环码,首先是由伊利亚斯(P.Elias)于1955年提出来的。它与前面讨论的分组码不同,是一种非分组码。在同等码率和相似的纠错能力下,卷积码的实现往往要比分组码简单。由于在以计算机为中心的数据通信中,数据通常是以分组的形式传输或重传,因此分组码似乎更适合于检测错误,并通过反馈重传纠错,而卷积码主要应用于前向纠错数据通信系统中。另外,卷积码不像分组码有严格的代数结构,至今尚未找到严密的数学手段,把纠错性能与码的结构十分有规律的联系起来。从GSM系统、基于IS-95的窄带CDMA系统到W-CDM

7、A系统,卷积编码做为一种有效的前向纠错码得到广泛的应用。但是卷积码解码[1]由于其算法复杂度随约束长度的增加而指数增长,增加了在具体系统实现中的难度。本文提出了一种采用现场可编程逻辑器件(FPGA)[2]实现卷积码解码的实现方法,并应用于W-CDMA实验系统中。一、卷积码的定义卷积码是一种对付突发错码的有效编码方法。通常记作(n,k,N),它将k个信息比特编为n个比特,即编码效率为Rc=k/n,N为约束长度,也就是说该编码器有Nk个移位寄存器,n个模2加法器,n个移位寄存器为输出。其编码器的结构如图1所示

8、:1k1k1k1k……1k2k3kNk每次输入k比特Nk级移存器12n……n个模2加法器编码输出每输入k比特旋转一周……图1-1(k,n,N)卷积码编码器但是它与分组码不同的是编码后的n个码元不但与当前段的k个信息有关,而且与前面(N-1)段的信息有关,编码过程中相互关联的码元为Nn个。它的纠错能力随着N的增加而增大,而差错率随着N的增加而指数下降。在编码器复杂度相同的情况下,卷积码的性能优于分组码。故在GSM、窄带CDMA系

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。